Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Lo11 tp 2015 M Doussot G Millon S Moutou et B Jacquot TD et TP LO UTT Prise en main de la partie schématique La programmation se fait toujours à travers un projet La première chose à apprendre est donc de savoir créer et gérer un projet On rappelle qu'un

M Doussot G Millon S Moutou et B Jacquot TD et TP LO UTT Prise en main de la partie schématique La programmation se fait toujours à travers un projet La première chose à apprendre est donc de savoir créer et gérer un projet On rappelle qu'un projet permet de rassembler plusieurs types de ?chiers ensembles I Comment démarrer un projet La première chose que l'on se demande est quel est le FPGA cible que l'on utilise et quelle sorte de bo? tier on utilise En ce qui nous concerne ce sera un SPARTAN E xc s e dans un bo? tier FG On choisit ensuite le type de langage pour nous ce sera du schématique et on se laisse guider Notre premier projet sera composé de deux ?chiers un ?chier de schéma extension sch et un ?chier de contrainte extension ucf II Saisir un schéma On va commencer par un exemple très simple mais qui nous permettra de comprendre comment l'environnement fonctionne Add wire Icone e e Category logic Symbol or s Add I O Marker Icone On a deux entrées que l'on va relier à deux interrupteurs sw et sw positionnés respectivement en L et L et une sortie qui va nous servir à allumer une led led en F Dans l'ordre il est bon de commencer par les composants puis par les connexions wire pour terminer par les I O Marker III Saisir le ?chier ucf C'est un ?chier texte dont la syntaxe est relativement simple Il existe un outil graphique pour faire cela mais nous utiliserons un éditeur de texte simple net e loc L net e loc L CM Doussot G Millon S Moutou et B Jacquot TD et TP LO UTT net s loc F Seul la documentation de la carte sur laquelle est votre FPGA vous permet de trouver comment s'appellent les broches de votre FPGA pour les mettre dans le ?chier ucf correspondant Cette documentation vous sera toujours fournie Notez que pour ouvrir un ?chier ucf il ne faut pas double-cliquer dessus cliquer simplement et aller chercher sur la gauche dans la fenêtre process User Constraints Edit constraints text IV Compilation La compilation a comme objectif de réaliser un ?chier binaire d'extension bit qui sera téléchargé dans le FPGA On clique dans la fenêtre projet sur le ?chier le plus haut dans la hiérarchie pour le moment ce sera notre schéma puis dans la fenêtre process on choisit Generate Programming File double clic V Téléchargement Le téléchargement dans la carte se fait avec Impact trouvé dans la fenêtre process Con ?gure Target Device Manage Con ?guration Project Impact VI Convention de noms pour les portes Pour s'y retrouver parmi les nombreuses portes logiques disponibles nous donnons les indications suivantes Les noms des portes sont de la forme pNbM p est un nom de porte comme and or nor nand xor et xnor représentant le ET le OU le OU-NON le ET-NON le OU- Exclusif et l'identité N est le nombre d'entrées de