Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Annales d x27 examens MI - Final MI ?? FINAL Automne Documents autorisés poly de cours et TD Durée h Circuit de Décalage Décaleur simple On souhaite réaliser un circuit dit décaleur bits Le principe consiste à décaler la valeur d ? un mot de bits de N ran

MI - Final MI ?? FINAL Automne Documents autorisés poly de cours et TD Durée h Circuit de Décalage Décaleur simple On souhaite réaliser un circuit dit décaleur bits Le principe consiste à décaler la valeur d ? un mot de bits de N rangs vers la gauche ou vers la droite N est compris entre et On se limitera au décalage à gauche poids faible vers poids fort Dans ce type de circuit lors des décalages à gauche les bits de poids faibles prennent pour nouvelle valeur Exemple E E E E E E E E D N D D S S S S S S S S Décaleur N bits Les entrées E sont les entrées de données les entrées D correspondent au nombre de rangs de décalage N S correspond aux sorties décalées Ainsi si D N S est égal à E décalé de rangs vers la gauche S E S E S E S E S E S S S Description VHDL Donnez la description comportementale pas d ? équations logiques VHDL de ce circuit décaleur N bits entity architecture Réalisation à l ? aide de portes logiques Le principe du décalage est basé sur circuits de décalage Chacun de ces circuits de décalage permet d ? e ?ectuer en fonction d ? une entrée de commande D les décalages suivants Décalage à gauche de bit si D ou décalage à gauche de bit si D Décalage à gauche de bit si D ou décalage à gauche de bits si D Décalage à gauche de bit si D ou décalage à gauche de bits si D E E E ou D ou D ou D S S S Décaleurs et bits Exemple du décaleur bit Si D S S S S S S S S E E E E E E E E Si D S S S S S S S S E E E E E E E Donner les équations logiques correspondant à la sortie S du décaleur bits Donner le logigramme correspondant à la sortie S du décaleur bits on n'utilisera que des portes logiques à entrées Donner la structure du décaleur N bits en utilisant les blocs fonctionnels donnés ci-dessus des décaleurs et bits Si les portes logiques utilisées ont un temps de traversée de ns quel est le temps de traversé du décaleur N bits UTBM Nicolas Lacaille CMI - Final Registre décaleur On souhaite réaliser le registre suivant DataIn Automne D H Registre load Avec ? ? ? DataOut DataOut correspond à la valeur un octet mémorisée dans le registre Lorsque load est actif i e lorsque load la donnée sur un octet présente sur l ? entrée DataIn est chargée dans le registre sur un front montant de l ? horloge H Lorsque la valeur présente sur l ? entrée D est di ?érente de et que load est inactif la donnée dans le registre est décalée sur un front montant de l ? horloge H de N