Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

C1 cpu architecture 2 CNAM Rappels Architecture des Ordinateurs Ivan Boule CCNAM Plan Architecture Von Neumann Représentation des données en mémoire CISC versus RISC Modes d'exécutions d'un processeur Exceptions Interruptions Appels Système Entrées Sortie

CNAM Rappels Architecture des Ordinateurs Ivan Boule CCNAM Plan Architecture Von Neumann Représentation des données en mémoire CISC versus RISC Modes d'exécutions d'un processeur Exceptions Interruptions Appels Système Entrées Sorties Pile d'exécution Ivan Boule CCNAM Architecture Von Neumann Bus d'adresses CPU Bus de Mémoire Données Mémoire contient instructions et données CPU lit les instructions depuis la mémoire Chargement d'un programme en mémoire Instructions manipulées comme des données Programmes peuvent s'auto-modi ?er Ivan Boule CCNAM Architecture Von Neumann PC prochaine instruction à exécuter SP adresse du sommet de pile Registres généraux de calcul Registre d'état Bits de conditions Z LT GT etc Modes d'exécution Niveau de protection user supervisor Adressage physique virtuel Masque des interruptions Ivan Boule CAddress Bus PC x ST I S Z SP CPU interrupt Saved PC Saved ST Saved SP x NMI entry x interrupt entry x xC exception entry SVC entry x Memory control reg data reg IRQ I O Device Controller Interrupt Controller Data Bus CCNAM Plan Architecture Von Neumann Représentation des données en mémoire CISC versus RISC Modes d'exécutions d'un processeur Exceptions Interruptions Appels Système Entrées Sorties Pile d'exécution Ivan Boule CCNAM Unités mémoire Unités adressables octet de bits char mot de bits short mot de bits int mot de bits long long Alignement multiple de la taille Non imposé Intel PowerPC mais plus e ?cace Imposé sinon exception Sparc Ivan Boule CCNAM Représentation alignée struct objt int a octets char b octet short c octets char d octet int e octets struct objt objvar sizeof objvar globl objvar data align type objvar object size objvar objvar long byte zero value byte zero long Ivan Boule CCNAM Avec attribut packed struct objt int a octets char b octet short c octets char d octet int e octets attribute packed struct objt objvar sizeof objvar globl objvar data type objvar object size objvar objvar long byte value byte long Ivan Boule CCNAM Représentation des nombres entiers Entiers dans registres de CPU Most Signi ?cant Bit First ? bit numéro Représentation naturelle pour opérations de base - Exemple entier sur bits x en décimal Ivan Boule CCNAM Représentation entiers en mémoire x Most Signi ?cant Byte ?rst Big Endian ? PPC Sparc Least Signi ?cant Byte ?rst Little Endian ? Intel ARM con ?gurable Ivan Boule CCNAM Echange de Données entre Applications Données échangées Par protocoles réseau Par supports externes amovibles Dé ?nir taille des valeurs bits Byte Ordering Imposé Big Endian des Protocoles Internet Transmis Endian du CPU émetteur dans premier octet d'entête des messages Eviter problèmes d'alignement Ivan Boule CCNAM Plan Architecture Von Neumann Représentation des données en mémoire CISC versus RISC Modes d'exécutions d'un processeur Exceptions Interruptions Appels Système Entrées Sorties Pile d'exécution Ivan Boule CCNAM CISC versus RISC RISC Reduced Instruction Set Computer Choisit les instructions et les modes d'adressage les plus utiles Directement réalisables en hardware CISC Complex Instruction Set Computer Instructions et modes d'adressage rendant l'écriture de compilateurs plus simple Nécessite l'utilisation de micro-code Ivan Boule CCNAM CISC versus RISC