Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Vhdl VHDL Support de cours D Chillet Daniel Chillet enssat fr http r d enssat fr ENSSAT - Université de Rennes - France - Année universitaire - CQu'est ce que ça veut dire Vhsic Hardware Description Language Vhsic Very High Speed Integrated Circuit Langag

VHDL Support de cours D Chillet Daniel Chillet enssat fr http r d enssat fr ENSSAT - Université de Rennes - France - Année universitaire - CQu'est ce que ça veut dire Vhsic Hardware Description Language Vhsic Very High Speed Integrated Circuit Langage de description de systèmes matériels ENSSAT - Université de Rennes - France - Année universitaire - CVHDL Plan Introduction motivations historique Méthode de conception modèles de description Unités de conception entité architecture con ?guration paquetage corps de paquetage Les objets signaux types sous types Les éléments du langage opérateurs procédures fonctions a ?ectations Instructions concurrentes processus blocs La généricité La fonction de résolution Simulation et validation réalisation d ? un composant de test Exemples paquetage standard et exemples de codes VHDL ENSSAT - Université de Rennes - France - Année universitaire - CIntroduction ENSSAT - Université de Rennes - France - Année universitaire - C Introduction q Un HDL qu ? est ce que c'est ? moyen de décrire un système matériel ü qu ? est qu ? un système matériel ? en général il s ? agit d ? un schéma mettant en ?uvre ?? un certain nombre de composants ?? des connexions entre composants C C C C ENSSAT - Université de Rennes - France - Année universitaire - C Introduction ? les niveaux de description peuvent être variables ü niveau logique ü niveau transfert de registres ü niveau système A B S ENSSAT - Université de Rennes - France - Année universitaire - C Introduction q Un HDL doit ? permettre la modélisation du système ü formalisation du problème ü à partir de briques de base ü éviter les descriptions ambigu? ? faciliter la documentation du système ü VHDL est très verbeux ENSSAT - Université de Rennes - France - Année universitaire - C Introduction ? la validation du système ü prouver le fonctionnement du système décrit ü simulation C C C C ? une structure schématique ne peut être simulée que si on conna? t le comportement de chacun des sous systèmes ENSSAT - Université de Rennes - France - Année universitaire - C Introduction ? suivre la conception du système ü si possible pas de changement de langage à chaque étape de conception Système Architecture Registres Portes Circuit Silicium ENSSAT - Université de Rennes - France - Année universitaire - C Introduction ü Outils et objets manipulés Schémas Système Architecture Registres Portes Circuit Objets géométriques Structurel ENSSAT - Université de Rennes - France - Année universitaire - Silicium Outils de synthèse de haut niveau Description HDL Equations booléennes Comportemental C Introduction Schémas Système Architecture VHDL Registres Portes Circuit Objets géométriques Structurel ENSSAT - Université de Rennes - France - Année universitaire - Silicium Outils de synthèse de haut niveau Description HDL Equations booléennes Comportemental C Introduction q Motivations pour une approche méthodologique ? évolutions technologiques rapprochées ü la durée de vie des équipements est supérieure au laps de temps entre technologies ? donc les systèmes doivent pouvoir supporter une évolution technologique ü