synthese sequence 1a architecture

ere N S I - Architecture Machine ?? Algèbre de BOOLE SYNTHESE Architecture Machine Algèbre de BOOLE la table de vérité suivante Théorème de DE MORGAN Désignation Symbole Exemple de composant Table de vérité Chronogramme XOR ?? LE TABLEAU DE KARNAUGH Exemple simpli ?er une fonction R à l ? aide du tableau de KARNAUGH doc CRègles de transformation d ? un tableau de KARNAUGH en équation ? Les groupements rassemblent un nombre de cases de n ? L ? équation sera d ? autant plus condensée que les groupements seront gros ? Les groupements peuvent être opérés par les bords Gauche ? Droite ou Haut ? Bas - Modèle d'architecture de Von Neumann les ordinateurs utilisent di ?érents types de circuits à base de circuit à base de transistors - combinatoires les états en sortie dépendent uniquement des états en entrées - séquentiels les états en sortie dépendent des états en entrée ainsi que du temps et des états antérieurs grands types de bus entre le CPU et la mémoire - Le bus d ? adresse permet de faire circuler des adresses par exemple l ? adresse d ? une donnée à aller chercher en mémoire - Le bus de données permet de faire circuler des données - Le bus de contrôle permet de spéci ?er le type d ? action exemples écriture d ? une donnée en mémoire lecture d ? une donnée en mémoire Remarque l ? unité arithmétique et logique UAL ou ALU en anglais son rôle est d ? e ?ectuer les opérations de base L ? unité de contrôle CU chargée du séquençage ? des opérations avec registres la mémoire qui contient à la fois les données et le programme qui indiquera à l ? unité de contrôle quels sont les calculs à faire sur ces données Mémoire volatile RAM programmes et données en cours de fonctionnement et mémoire permanente ROM programmes et données de base de la machine Remarque mémoire bis exposants soit Giga Les dispositifs d ? entrée-sortie E S qui permettent de communiquer avec le monde extérieur L ? UAL et l ? CU sont regroupées entre elles dans le processeur et communique avec la mémoire et les E S par des bus Chaque instruction machine est traitée opération après à chaque cycle horloge du processeur Exemple processeur GHz soit cycles d ? horloge par seconde UAL A B F D R CU qui donne les ordres à toutes les autres parties doc A et B sont les opérandes les entrées R est le résultat F est une fonction binaire l ? opération à réaliser D est un drapeau indiquant un résultat secondaire de la fonction signe erreur division par zéro ? CO compteur ordinal adresse de la prochaine instruction à exécuter RI registre d ? instruction contient instruction en cours d ? exécution AC accumulateur chargé de stocker les opérandes intermédiaires CUnité de Contrôle ou Unité de Calcul CC code condition utilisée pour les instructions de ruptures conditionnelles saut -

  • 27
  • 0
  • 0
Afficher les détails des licences
Licence et utilisation
Gratuit pour un usage personnel Aucune attribution requise
Partager