Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Cours3 5 1 Fonctionnement du processeur exécution des instructions machine STRUCTURE DU PROCESSEUR Architecture des machines NFA Jo? lle Delacroix CProcesseur Unité Centrale Y Z Unité Arithmétique Opération et Logique Y PSW Registres horloge Unité de Comm

Fonctionnement du processeur exécution des instructions machine STRUCTURE DU PROCESSEUR Architecture des machines NFA Jo? lle Delacroix CProcesseur Unité Centrale Y Z Unité Arithmétique Opération et Logique Y PSW Registres horloge Unité de Commande Séquenceur Décodeur Bus Processeur Mémoire Architecture des machines NFA RI CO RAD RDO Jo? lle Delacroix Bus Interne Données Commandes Commandes Lecture Ecriture Adresses Données CProcesseur Unité Centrale horloge Unité de Commande Séquenceur Décodeur Bus Processeur Mémoire RI CO RAD RDO Commandes Lecture Ecriture Adresses Données L'unité de commande est chargée de la reconnaissance des instructions et de leur exécution par l ? unité de traitement au rythme de l'horloge Les registres RI registre instruction contient l'instruction en cours d'exécution CO compteur ordinal contient l'adresse en MC de la prochaine instruction ? ? RAD registre adresse et RDO registre de données registres d'interfaçage avec la mémoire centrale Architecture des machines NFA Jo? lle Delacroix CProcesseur Unité Centrale RSP RB R R R ? Le registre est l ? entité de base manipulée par le processeur ? Aucune opération n ? est directement réalisée sur les cellules mémoires Registres - les registres généraux R R R - le registre de pile RSP Register Stack Pointer - les registres d'adressage RB registre de base Architecture des machines NFA Jo? lle Delacroix CProcesseur Unité Centrale Z Unité Arithmétique et Logique Y Opération Y PSW L'unité Arithmétique et Logique UAL constitue l'unité d'exécution du processeur Elle est composée de l'ensemble des circuits permettant de réaliser les opérations arithmétiques addition multiplication division ? et les opérations logiques complément à inverse OU ET ? sur les opérandes Y et Y d'un registre d'état PSW qui contient des indicateurs positionnés par le résultat Z des opérations e ?ectuées O positionné à si Over ow sinon Z positionné à si résultat opération nul sinon ? ? ? ? ? S OC ZC positionné à si carry sinon - S positionné à si résultat opération positif sinon Architecture des machines NFA Jo? lle Delacroix CAdresses Microprocesseur Données Processeur Brochage Alimentation et masse Vcc D GND D D D A D A D A D A D A A A A A A A A ? A A A A Architecture des machines NFA Jo? lle Delacroix Read Write Entrée horloge ou cristal CFonctionnement du processeur exécution des instructions machine EXECUTION D ? UNE INSTRUCTION MACHINE CHEMIN DE DONNEES DU PROCESSEUR Architecture des machines NFA Jo? lle Delacroix CCONTEXTE ? Le programme composé d ? instructions machine et de données a été chargé en mémoire centrale par un outil CHARGEUR ? Le compteur ordinal CO est chargé avec l ? adresse en Mémoire centrale du mot contenant la première instruction du programme ? L ? exécution du programme s ? e ?ectue instruction par instruction sous le pilotage de l ? unité de commande du processeur ? Le traitement d ? une instruction par le processeur se découpe en trois étapes FETCH l ? instruction est lue en mémoire centrale et copiée dans le registre RI