Examen ie5 janvier 2020 final
CNE RIEN ECRIRE ICI CRépublique Tunisienne Ministère de l ? Enseignement Supérieur et de la Recherche SESSION DE Janvier Section IE Epreuve Programmation embarquée MCP Pages Durée Date H Janvier Documents autorisés Oui Non Calculatrice autorisée Oui Non N B le nombre de lignes de réponse n ? est pas toujours signi ?catif Exercices points Considérons un programme composé de instructions de type chargement LW instructions de rangement SW instructions de type ??R instructions de type branchement conditionnel Beq Bne et instructions de type branchement inconditionnel jmp nous désirons comparer les temps d ? exécution des di ?érents architectures mono-cycle multi-cycle et pipeline Pour une architecture pipeline cinq étages nous considérons les hypothèses suivantes ? Pas d ? aléas de structure ? Les Aléas de données sont résolus par renvoie Les instructions de chargements présentant des aléas de données sont résolus par suspension de cycle on suppose des instructions de chargement du programme contenant un aléas de donnée ? Les Aléas de contrôle sont résolus par prédiction dynamique on suppose un taux de réussite moyen de ? Le programme ne contient pas d ? autres types d ? Aléas Donner les temps d ? exécution du programme avec explication pour les trois conceptions vues dans le cours sachant que le temps de cycle pour la conception multi- cycle est le même que le pipeline égal à ns tandis que celui de monocycle est fois celui du pipeline Temps Explication d ? exécution Conception Mono-cycle Conception Multicycle Conception Pipeline C Soit le chemin de données monocycle d ? un microprocesseur de type RISC donné comme suit Ce chemin de données implémente l ? instruction suivante Instruction Description SLLV rd rs rt Appliquer un décalage à gauche logique sur le contenu de registre source rs par la valeur contenu dans le registre de transfert rt le résultat sera logé dans le registre de destination rd Donner le niveau RTL et Implémenter cette instruction par une couleur sur le chemin de données du processeur RISC suivant RTL ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? On désire calculer la durée du cycle de l ? horloge T pour l ? implémentation de l ? instruction SRLV sachant que Memory ps Banc de registres READ Write ps ALU et Adders ps Portes logiques et multiplexeurs ps tout le reste est négligeable T ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? Soit Ie chemin de données mono-cycIe d ? un microprocesseur donné comme suit CCe chemin de données implémente les instructions suivantes Instruction lwadd rd rs rt addist rs rs imm sll add rd rs rt imm RTL R rd Memory R rs R rt Memory R rs R rs imm rd R rs imm R rt a Implémenter chaque instruction sur le chemin de données par une couleur di ?érente ? Implémentation
Documents similaires










-
36
-
0
-
0
Licence et utilisation
Gratuit pour un usage personnel Aucune attribution requise- Détails
- Publié le Jul 06, 2021
- Catégorie Heavy Engineering/...
- Langue French
- Taille du fichier 43.4kB