Vhdl coh Éléments d'analyses et de synthèses en électronique numérique Patrick COHEN CPage Sommaire FONCTIONS COMBINATOIRES EXEMPLE EQUATIONS LA SYNTHÈSE CLASSIQUE ? DESCRIPTION À L ? AIDE DU LANGAGE VHDL LES FONCTIONS SÉQUENTIELLES LES MACHINES SYNCHRONE
Éléments d'analyses et de synthèses en électronique numérique Patrick COHEN CPage Sommaire FONCTIONS COMBINATOIRES EXEMPLE EQUATIONS LA SYNTHÈSE CLASSIQUE ? DESCRIPTION À L ? AIDE DU LANGAGE VHDL LES FONCTIONS SÉQUENTIELLES LES MACHINES SYNCHRONES À NOMBRE FINIS D ? ÉTATS Horloge registre d ? état et transitions Le registre d ? état L ? horloge Les di ?érentes architectures OUTILS DE DESCRIPTION LE DIAGRAMME DE TRANSITION DU DIAGRAMME AUX ÉQUATIONS DESCRIPTION VHDL EXEMPLES SYNTHÈSE D ? UN SÉQUENCEUR Analyse du cahier des charges Tracé des chronogrammes Représentation du diagramme de transition Description en VHDL ANALYSE D ? UN FICHIER DE DESCRIPTION VHDL SYNTAXE DU LANGAGE VHDL STRUCTURE GÉNÉRALE D ? UN FICHIER DE DESCRIPTION LES OBJETS ET LEURS TYPES LES ATTRIBUTS Les objets Les signaux Les variables Les constantes Les types Entier Bits Les tableaux Les attributs LES INSTRUCTIONS CONCURRENTES A ?ectations concurrentes de signaux A ?ectation simple A ?ectation conditionnelle A ?ectation sélective Instanciation de composants Process LES INSTRUCTIONS SÉQUENTIELLES A ?ectation séquentielle A ?ectation de variable Le test if ? then ? elsif ? else ? end if Le test case ? when ? end case La boucle for La boucle while INTÉGRATION DANS UN CPLD IUFM de Toulouse - Lycée Technique d'Agen CPage LES COMPOSANTS ALTERA La famille MAX S Le composant EPM S PROGRAMMATION MATÉRIELLE ALGORITHME DE PROGRAMMATION LE LOGICIEL MAXPLUS Patrick COHEN CPage IUFM de Toulouse - Lycée Technique d'Agen CPage On peut considérer qu ? il existe en électronique numérique deux types de fonctions les fonctions combinatoires et les fonctions séquentielles FONCTIONS COMBINATOIRES Une fonction combinatoire peut être représentée par un système dont les sorties dépendent uniquement des entrées Le système ci-contre est parfaitement déterminé par un ensemble de p équations logiques S FC E ? En à SP FCp E ? En Ces équations font référence aux opérateurs logiques de base ET OU NON E En FC S Sp L ? outil permettant la description exhaustive d ? un tel système est la table de vérité Des méthodes mathématiques ont été développées a ?n de réduire ces équations entre autres les tableaux de Karnaugh Dés que la complexité du système devient importante au-delà de quatre variables il faut faire appel à des outils informatiques EXEMPLE On veut réaliser un dispositif e ?ectuant la conversion BCD vers -segments b b b b a b c d e f g a f g b e c d Patrick COHEN CPage EQUATIONS a b b b b g etc b b b b b b b b b b b b etc LA SYNTHÈSE CLASSIQUE ? Les équations précédentes sont élaborées à l ? aide de circuits électroniques standard après avoir simpli ?é ces équations a ?n de réduire la complexité de la réalisation DESCRIPTION À L ? AIDE DU LANGAGE VHDL library ieee use ieee stdlogic ALL entity BCD SEG is port BIN SORTIE end BCD SEG in STDLOGICVECTOR downto out STDLOGICVECTOR downto architecture COMPORTEMENT of BCD SEG is begin process BIN -- Décodeur Binaire
Documents similaires
-
17
-
0
-
0
Licence et utilisation
Gratuit pour un usage personnel Aucune attribution requise- Détails
- Publié le Sep 01, 2021
- Catégorie Industry / Industr...
- Langue French
- Taille du fichier 76kB