Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Td 7 aleas des pipelines exercice 1 table i le pipeline p1

Licence Informatique ?? IFIPS Architecture - Système C Germain D Etiemble Exercice TD Aléas des pipelines On considère une architecture RISC possédant types d ? instructions - A arithmétiques et logiques registre- registre - C chargement lecture mémoire - R rangement écriture mémoire - B branchement Les branchements conditionnels se font sur code condition Cette architecture a deux implantations l ? une avec le pipeline P dont les phases sont décrites table I et l ? autre avec le pipeline P qui est décrit table II Dans les deux cas la mémoire d ? instructions et la mémoire de données sont séparées LI Lecture de l ? instruction DI Pour toutes les instructions décodage de l ? instruction et lecture des opérandes registre Pour les types C et R calcul de l ? adresse mémoire Pour le type B calcul de l ? adresse de branchement EX Pour le type A opération UAL Pour le type R lecture du ème opérande Pour les types C et R accès mémoire RR Rangement du résultat arithmétique A ou de la lecture C dans le banc de registres Table I le pipeline P LI Début lecture de l ? instruction LI Fin lecture de l ? instruction DI Décodage de l ? instruction et lecture des opérandes registre EX Pour le type A opération UAL Pour le type R lecture du ème opérande Pour les types C et R calcul de l ? adresse mémoire Pour le type B calcul de l ? adresse de branchement M Pour les types C et R début accès mémoire M Pour les types C et R ?n accès mémoire RR Rangement du résultat arithmétique A ou de la lecture C dans le banc de registres Table II le pipeline P On suppose qu ? il n ? existe pas de mécanisme d ? anticipation by-pass Pour chacun des deux pipelines indiquer le nombre de suspensions nécessaires entre deux instructions successives suivant leur type sauf B On ne considérera pas les problèmes de propagation de cette suspension aux instructions suivantes Même question en supposant que tous les mécanismes d ? anticipation possibles ont été implémentés Quelle est la durée du délai de branchement pour P et pour P Quelles ont les ressources matérielles nécessaires aux deux pipelines Exercice On considère une architecture à cache commun instructions et données dont le jeu d ? instructions est CLicence Informatique ?? IFIPS Architecture - Système ADD SUB ADI SUBI LD LDI ST STI BA Mnémonique codop C Germain D Etiemble action Rd Ra Rb Rd Ra - Rb Rd Ra ES imm Rd Ra - ES imm Rd Mem Ra Rb Rd Mem Ra ES imm Rd ? Mem Ra Rb Rd ?Mem Ra ES imm CP CP ES imm Un pipeline à cinq étages LI DI EX MEM RR est-il utile Proposer un pipeline d ? exécution qui permette la lecture du registre Rd pendant la phase EX des instructions de rangement en supposant que le banc de registre