Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Tp vhdl fpga République Algérienne Démocratique et Populaire Ministère de l ? Enseignement Supérieur et de la Recherche Scienti ?que Université Frères Mentouri ?? Constantine Faculté des Sciences de la Technologie Département d ? Electronique Travaux Prat

République Algérienne Démocratique et Populaire Ministère de l ? Enseignement Supérieur et de la Recherche Scienti ?que Université Frères Mentouri ?? Constantine Faculté des Sciences de la Technologie Département d ? Electronique Travaux Pratiques MASTER Instrumentation VHDL - FPGA Réalisé et présenté par Dr Salah ABADLI Année Universitaire Semestre CUniversité Frères Mentouri ?? CONSTANTINE Faculté ST ?? Département d ? Electronique Année Univ Durée H min TP INITIATION A LA PROGRAMMATION VHDL Première approche du logiciel simulateur de VHDL Altera Max Plus II Objectif L ? objectif primordial de ce premier TP est de se familiariser avec un outil de programmation des circuits logiques numériques programmables Nous nous intéressons à un outil de la famille Altera logiciel Max plus II I- Synthèse Circuits logiques programmables et outils de conception Un circuit logique programmable se dé ?nit comme un composant électronique standard contenant des modules de logique combinatoires et séquentiels dont les interconnexions internes sont désignées par programmation interconnexions entre di ?érentes cellules logiques voir cours Il peut être con ?guré et recon ?guré par l ? utilisateur pour la réalisation de diverses fonctions logiques numériques Plusieurs solutions sont possibles pour programmer un circuit logique programmable Elles dépendent essentiellement de l ? outil de développement outil de conception utilisé Les phases de programmation sont Saisie de la description du circuit logique Compilation pour la véri ?cation de la description Fichier d ? entrée description Simulation synthèse Netliste et véri ?cation Insertion du circuit à programmer et programmation La ?gure ci-contre résume les di ?érentes étapes de programmation d ? un tel circuit Simulateur Compilateur Fichier de con ?guration Programmateur Le synthétiseur de l ? outil de conception assistée par ordinateur CAO génère dans un premier temps une Netlist qui décrit la connectivité de l ? architecture Puis l ? outil de placement-routage place de façon optimale tous les composants et e ?ectue le routage entre les di ?érentes cellules logiques Description en langage VHDL Netlist Synthèse Simulation Programmateur Placement et routage Génération du ?chier bitstream Con ?guration Simulation fonctionnelle chronogrammes Fichier bitstream de con ?guration binaire Master TP Circuits numériques programmables Réalisé et présenté par Dr S ABADLI CVHDL Very high-speed integrated circuits Hardware Description Language est un langage de description de matériel destiné à représenter le comportement ainsi que l ? architecture d ? un système électronique logique en particulier des circuits numériques programmables ASIC FPGA CPLD ? etc Actuellement le marché des circuits programmables est toujours en pleine croissance Deux fournisseurs particuliers se disputent principalement ce marché Xilinx et Altera environ du marché entre eux deux Par conséquence les principaux fabricants de circuits logiques programmables proposent une version gratuite mais limitée de leurs outils de simulation et de synthèse Pour débuter en VHDL nous citons quelques environnements de programmation permettant la saisie d ? un ?chier VHDL Intel Altera Max plus II Quartus II Modelsm ? etc Xilinx ISE etc II- Structure générale d ? une description VHDL D ? une manière générale un système numérique est vu comme