Corrige td 154 Etablissement ISET-Charguia Matière Architecture des ordinateurs Département Technologies de l ? Informatique Année Universitaire - Semestre Corrigé TD n Les mémoires Exercice Soit la mémoire représentée par le schéma suivant La mémoire com

Etablissement ISET-Charguia Matière Architecture des ordinateurs Département Technologies de l ? Informatique Année Universitaire - Semestre Corrigé TD n Les mémoires Exercice Soit la mémoire représentée par le schéma suivant La mémoire comporte broches d ? adresses A A A A A A A A A A A Un bit a états ou On peut distinguer adresses On peut donc adresser mots mémoire La taille du mot mémoire correspond au nombre de ?ls de données ici ?ls Il s ? agit de mots de bits Capacité de cette mémoire On désigne par NbMM Nombre de mots mémoire TMM Taille du mot mémoire NbMM TMM bits Kbits Ko De quel type de mémoire s ? agit-il Justi ?ez La présence des broches d ? adresse indique que c ? est une mémoire à accès directe La broche WE indique qu ? il est possible d ? écrire en mémoire Il s ? agit donc d ? une RAM Exercice Taille de la MC TMC Kbytes Taille du bus de données TBD bits Taille d ? un mot mémoire TMM TBD bits Nombre de mots adressables NbM TMC TMM mots Ta taille minimale d ? un bus d ? adresses Corrigé TD Les mémoires CNbM TBA or NbM ?? TBA minimal bits Plus grand nombre décimal pouvant être sauvegardé dans un mot mémoire Un mot mémoire a une taille de bits ?? le plus grand nombre pouvant être sauvegardé est Exercice Soit une mémoire ayant les caractéristiques suivantes - Le plus grand nombre hexadécimal pouvant être placé dans un mot mémoire est FFFF ? - La capacité mémoire est de Méga bits Nombre d ? entrées de données de cette mémoire Le plus grand nombre hexadécimal pouvant être placé est FFFF écrit sur bits donc cette mémoire possède entrées Nombre de bits réservés à l ? adressage NbMM taille mémoire taille mot mémoire NbM bits adressage ?? bits d ? adressage Adresse du dernier mot mémoire - ou FFFFFF La mémoire est extensible jusqu ? à Giga bits a Nombre total des mots mémoire après l ? extension de cette dernière NbMM Taille mémoire après extension taille mot mémoire b Nombre de bits réservés à l ? adressage après extension NbM bits adressage ?? bits d ? adressage c Plage d ? adresses de cette mémoire après extension Plage d ? adresses de toute la mémoire ?? - ?? FFFFFF Plage d ? adresses de la mémoire ajoutée ?? - ?? FFFFFF Exercice Un microprocesseur a un bus d ? adresse de bits et un bus de données de bits FFF ROM A BFFF DRAM Corrigé TD Les mémoires C Espace adressable du processeur bits d ? adresse ?? adresses possibles ?? espace adressable mots La ?gure suivante illustre la mémoire d ? un système formée par une ROM et une DRAM La ROM est située entre les adresses x et x FFF La DRAM est située entre les adresses xA et x BFFF Nombre de bits permettant d ? adresser la

  • 29
  • 0
  • 0
Afficher les détails des licences
Licence et utilisation
Gratuit pour un usage personnel Aucune attribution requise
Partager