DSP et FPGA Corrigé du TD 3 Exercice 1 : Correction : -Conversion de 8,625 en b

DSP et FPGA Corrigé du TD 3 Exercice 1 : Correction : -Conversion de 8,625 en binaire : 8,625 => 1000,101 car  Partie entière : 8 => 1000  Partie décimale : 0,625 => 0,101 -Normalisation : 1000,101 = 1000,101 x 20 = 0,1000101 x 2 -Normalisation IEEE 754 : 1000,101 = 1,0001010 x 23 (de la forme 1,xxxx où xxx = pseudo mantisse) -Décomposition du nombre en ses divers éléments :  Bit de signe : 0 (Nombre >0)  Exposant sur 8 bits biaisé à 127 => 3 + 127 = 130 => 10000010  Pseudo mantisse sur 23 bits : 000 1010 00000000 00000000 Exo2 : Exo3 : Exo4 : A = 0100'0011'0000'0000'0000'0000'0000'0000 B = 1100'0010'0000'0011'0000'0000'0000'0000 C = 0100'0001'1001'0001'0000'0000'0000'0000 uploads/s3/ corrige-td3 9 .pdf

  • 43
  • 0
  • 0
Afficher les détails des licences
Licence et utilisation
Gratuit pour un usage personnel Attribution requise
Partager