Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Le 25LC512 est une EEPROM série de 65 536 octets. Principles of Operation : con

Le 25LC512 est une EEPROM série de 65 536 octets. Principles of Operation : conçu pour s’interfacer directement avec le port SPI (interface série) de la plupart des systèmes populaires actuels. familles de microcontrôleurs, y compris le PIC® de Microchip microcontrôleurs. Il peut également s’interfacer avec des microcontrôleurs n’ayant pas de port SPI intégré en utilisant lignes d’entrée / sortie discrètes programmées correctement dans correspondre au protocole SPI. Le 25LC512 contient un registre d'instructions de 8 bits. le l’accès au périphérique via la broche SI, les données étant marqué sur le front montant du SCK. La broche CS doit être faible et la broche HOLD doit être haute pour toute la opération. Le tableau 2-1 contient une liste des instructions possibles. octets et format pour le fonctionnement du périphérique. Toutes les instructions, les adresses et les données sont transférées en premier MSB, LSB dernier. Les données (SI) sont échantillonnées sur le premier front montant du SCK après CS va bas. Si la ligne d'horloge est partagée avec d'autres périphériques sur le bus SPI, l'utilisateur peut affirmer l'entrée HOLD et placez le 25LC512 dans «HOLD» mode. Après avoir relâché la broche HOLD, l’opération sera reprendre à partir du moment où le HOLD a été affirmé. Séquence de lecture L'appareil est sélectionné en tirant CS low. Le 8-bit L'instruction READ est transmise au 25LC512 suivi de l'adresse 16 bits. Après la lecture correcte l'instruction et l'adresse sont envoyées, les données stockées dans le la mémoire à l'adresse sélectionnée est décalée sur le Tellement broche. Les données stockées dans la mémoire à la prochaine adresse peut être lu séquentiellement en continuant à fournir des impulsions d'horloge. Le pointeur d'adresse interne est incrémenté automatiquement à l'adresse immédiatement supérieure après chaque octet de données est décalé. Quand le plus haut est atteint (FFFFh), le compteur d’adresses est lancé sur adresser 0000h permettant au cycle de lecture d’être continué indéfiniment. L'instruction READ est terminé en soulevant la broche CS (Figure 2-1). Séquence d'écriture Avant toute tentative d’écriture de données sur le 25LC512, le le verrou d’activation en écriture doit être défini en émettant le WREN instruction (Figure 2-4). Ceci est fait en réglant CS bas puis en pointant les instructions appropriées dans le 25LC512. Après que les huit bits de l’instruction soient transmis, le CS doit être mis au plus haut pour définir l’écriture. activer le verrouillage. Si l’opération d’écriture est lancée immédiatement après l’instruction WREN sans que CS soit élevé, les données ne seront pas écrites dans le tableau parce que le verrou d’activation en écriture n’aura pas été bien réglé. Une séquence d'écriture comprend une séquence automatique cycle d'effacement. Il n’est pas nécessaire d’effacer une partie de la mémoire avant d’émettre une instruction WRITE. Une fois le verrou d’activation en écriture défini, l’utilisateur peut continuez en définissant le CS bas, en émettant une instruction WRITE, suivie de l'adresse 16 bits, puis des données être écrit. Jusqu'à 128 octets de données peuvent être envoyés au périphérique avant qu'un cycle d'écriture soit nécessaire. Le seul restriction est que tous les octets doivent résider dans le Write Enable (WREN) et Write Désactiver (WRDI) Le 25LC512 contient un verrou d’activation en écriture. Voir Tableau 2-4 pour la matrice de fonctionnalité de protection en écriture. Ce verrou doit être défini avant toute opération d'écriture. complété en interne. L’instruction WREN définira le verrouiller, et le WRDI réinitialisera le verrou. Ce qui suit est une liste de conditions dans lesquelles le le verrou d’activation en écriture sera réinitialisé: Schéma de circuit Le PIC est connecté à la mémoire SPI comme indiqué. Le signal de sélection de puce (/ CS) est abaissé pendant la communication. Il ne peut pas être lié de manière permanente au niveau bas, même si une seule mémoire est utilisée, car la transition bas-haut de / CS se verrouille dans les données. / HOLD et / WP (protection en écriture) peuvent être utiles dans certains cas, consultez la fiche technique pour plus d'informations. Code source : uploads/Litterature/ le-25lc512-eeprom-avec-spi.pdf