Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Cours du MC 6809/Pr. A. SERTI - 1 - Système à Microprocesseur I- Architecture i

Cours du MC 6809/Pr. A. SERTI - 1 - Système à Microprocesseur I- Architecture interne d’un système à Microprocesseur : L’architecture interne d’un système à Microprocesseur se compose essentiellement de trois blocs : le microprocesseur, la mémoire et les entrées/sorties. Ces trois blocs sont reliés entre eux par trois bus de communication qui sont le bus de données, le bus d’adresses et le bus de commande. 1.1 Le microprocesseur : Un microprocesseur est l’implantation en un seul boîtier, en technologie VLSI, d’une unité centrale de traitement de données CPU et d’une unité arithmétique et logique ALU. Son principal travail est de fournir aux autres éléments qui lui sont raccordés, la synchronisation nécessaire et le traitement des informations qui lui sont acheminées. 1.2 La mémoire : C’est la partie où l’on retrouve les programmes exécutables et les données à traiter. Elle est divisée en deux parties, qui sont la mémoire morte ou à lecture seule et la mémoire vive ou la mémoire à lecture/écriture. 1.2.1 Mémoire morte : C’est la mémoire de lecture, elle contient le programme du système. Elle est appelée ROM (Read Only Memory), son avantage est d’être permanente, son contenu ne disparaît pas quand le système n’est pas alimenté. La ROM contient un programme de chargement initial ou moniteur qui permet le fonctionnement du système dès la mise sous tension. 1.2.2 Mémoire vive : C’est la mémoire de lecture et d’écriture du système qu’on appel RAM (Random Access Memory). Le contenu de ce type de mémoire est perdu lorsque l’alimentation est coupée. La RAM devra être chargée, avant utilisation, à partir du clavier ou à partir d’une mémoire de masse (disque, …). Bus de données (8 bits) UCT Mémoire Entrées/Sorties Bus d’adresses (16 bits) Bus de contrôle (16 bits) Cours du MC 6809/Pr. A. SERTI - 2 - II- Les entrées/Sorties : Les entrées/Sorties sont nécessaires pour que le microprocesseur communique avec l’environnement extérieur et évidement avec l’utilisateur. III- Les bus de communication : Evidement, pour que le système fonctionne, il doit y avoir une communication entre le microprocesseur, la mémoire et les entrées/sorties. Cette communication est réalisée à l’aide de trois bus qui regroupent les signaux, selon leur fonction. 3.1 Le bus de données : C’est un bus bidirectionnel (8 bits) sur lequel transitent les données échangées par les éléments du système. 3.2 Le bus d’adresses : C’est un bus unidirectionnel (16 bits), émanant du microprocesseur et se propageant vers les dispositifs qu’il peut adresser. L’adresse qu’il porte permet d’atteindre une case mémoire ou un registre spécifique avec lequel une opération est désirée. 3.3 Le bus de contrôle : C’est un groupe de lignes issues du microprocesseur et reliant ce dernier à d’autres dispositifs. Son rôle est de véhiculer les signaux destinés à assurer la synchronisation et la commande de l’ensemble du système. Par exemple, la ligne Reset et R/W (lecture/écriture), les lignes d’interruptions et l’horloge appartiennent à ce bus. IV- Le microprocesseur 6809 : Le MC6809 est un microprocesseur à 8 bits très rapide et doté de caractéristiques supportant les techniques de programmation modernes telles que la position indépendante du code et la programmation modulaire. Différentes versions du MC6809 sont offerte, voici la désignation du numéro de code : Circuit intégré de Motorola MC 68 A 09 C P Famille M6800 Vide = 1Mhz A = 1.5 Mhz B = 2Mhz Boîtier : P=Plastique L=Céramique Plage de température : Vide = 0° à 70° C = -40° à 85° Désignation de la pièce pour la famille M6800 Cours du MC 6809/Pr. A. SERTI - 3 - 4.1 Brochage du MC6809 : 4.2 Alimentation : Le microprocesseur 6809 est alimenté par une tension unique de +5 volts, ± 5 % sur la broche VCC. La broche VSS constitue la masse du boîtier (0 volt). 4.3 XTAL et EXTAL : Ce sont sur ces broches que le cristal est installé afin de déterminer la vitesse d’opération. Le quartz ou la fréquence externe est quatre fois la fréquence de travail désirée. On retrouve sur ces broches, une onde sinusoïdale à la fréquence du crystal dont l’amplitude est d’environ 2.5 volts. Une horloge TTL peut être branchée à la place du crystal sur la broche EXTAL, XTAL est reliée à la masse. 4.4 E et Q : 1 40 2 39 3 38 4 37 5 36 6 35 7 34 8 33 9 32 10 31 11 30 12 29 13 28 14 27 15 26 16 25 17 24 18 23 19 22 20 21 M C 6 8 0 9 - - - - - - - - - - - - - - - - - - - - VSS /NMI /IRQ /FIRQ BS BA VCC A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 /HALT XTAL EXTAL /RESET MRDY Q E /DMA R//W D0 D1 D2 D3 D4 D5 D6 D7 A15 A14 A13 - - - - - - - - - - - - - - - - - - - - Début du cycle Fin du cycle E Q Adresse valide Mémorisation des données Cours du MC 6809/Pr. A. SERTI - 4 - E est le signal d’horloge du système pour la synchronisation avec les périphériques. Le signal Q est un signal à la même fréquence mais déphasé de + 90° par rapport au signal E du CPU. Les adresses du CPU sont validées à partir du front montant de Q. Les données sont mémorisées sur un front descendant de E. 4.5 /RESET : Un niveau bas sur cette entrée entraîne une réinitialisation du microprocesseur : - L’instruction en cours est arrêtée - Le registre de page directe (DPR) est mis à zéro - Les interruptions /IRQ et /FIRQ sont masquées - L’interruption /NMI est désactivée Le vecteur RESET est à l’adresse $FFFE. L’adresse constituée par les cases mémoires $FFFE et $FFFF est chargée dans le compteur de programme (PC) puis le microprocesseur exécute le programme correspondant à partir de cette adresse. 4.6 MRDY : Cette entrée de commande Memory Ready permet l’allongement du cycle d’horloge E afin de ralentir le microprocesseur lorsqu’il tente de communiquer avec des dispositifs plus lents. Normalement MRDY est branchée à 5 volts. On peut allonger E par des multiples de ¼ de cycle machine et sa valeur maximale est de 10 microsecondes. 4.7 Bus de données D0 à D7 : La communication entre le microprocesseur et les autres boîtiers se fait par l’intermédiaire d’un bus de données bidirectionnel de 8 bits. Les lecteurs de bus du CPU sont en logique à trois états. 4.8 Bus d’adresses A0 à A15 : Le transfert des adresses du microprocesseur vers le bus d’adresses du système se fait par l’intermédiaire de 16 broches unidirectionnelles. Lorsque le microprocesseur exécute un cycle de travail interne, toutes les lignes d’adresses sont à un niveau haut, donc l’adresse est $FFFF. De plus, la ligne R//W est positionnée à un niveau haut (lecture) et les lignes d’états BA et BS sont au niveau 0 (fonctionnement normal). Les lecteurs de bus sont en logique à trois états. 4.9 R//W : Cette broche de sortie détermine la direction de transfert sur le bus de données. Si R//W=1, le microprocesseur est en lecture, D0 à D7 sont en entrées. Si R//W=0, le microprocesseur est en écriture, D0 à D7 sont en sorties. Cette broche est en état de haute impédance lorsque le microprocesseur libère les bus. 4.10 /HALT : Cette entrée permet d’interrompre le déroulement d’un programme de façon matérielle. Le microprocesseur termine l’instruction en cours puis positionne BA et BS à un niveau haut (libération des bus). Tant que la ligne /HALT est à 0, le microprocesseur ne travail pas, il reprend la suite du programme lorsque la ligne remonte à 1. Aucun registre n’est affecté durant l’arrêt. Tant que le microprocesseur est à l’arrêt : - Les horloges E et Q fonctionnent normalement - Les demandes d’interruptions /IRQ et /FIRQ sont masquées - Les demandes d’interruptions prioritaires /RESET et /NMI sont prises en compte, mais leur traitement est retardé. Cours du MC 6809/Pr. A. SERTI - 5 - 4.11 /DMA : DMA : Direct Memory Access Cette entrée permet de suspendre l’utilisation des bus par le CPU pour faire un accès direct à la mémoire. Le passage à l’état bas de /DMA entraîne l’arrêt du programme à la fin de l’instruction en cours. BA et BS passent à un niveau 1 et indiquent la disponibilité des bus au circuit demandeur. Après 16 cycles, le CPU reprend les bus pour un rafraîchissement interne. Evidement les lignes BA et BS nous informent de cet état. 4.12 BA et BS : BA : Bus Available, BS : Bus State Ce sont des lignes de sorties qui indiquent l’état du microprocesseur. Lorsque BA=1, les lignes A0 à A15, D0 à D7 et R//W sont dans un état de haute impédance. Les signaux BA et BS sont très utiles pour les applications possédant un périphérique capable de gérer les bus d’adresses et de données à la place uploads/Litterature/ microprocesseur.pdf