Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Compte rendu du TP1 Systèmes logiques Réalisé par : ➢ AHOUKAR MERIAM ➢ Mina Bel

Compte rendu du TP1 Systèmes logiques Réalisé par : ➢ AHOUKAR MERIAM ➢ Mina Bel maalem ➢ Abdessadek El Hadioui GECSI 1 / Groupe 1 Encadré par : ➢ Monsieur RAFIK MOHAMED 2 Table des matières I. Introduction ....................................................................................................................... 3 II. Objectif du TP .................................................................................................................... 3 III. Manipulation ................................................................................................................. 3 IV. Les portes logiques ........................................................................................................ 5 1. Porte AND et NAND (TTL) .............................................................................................. 5 2. Porte AND et NAND (CMOS) .......................................................................................... 6 3. Porte OR et NOR (TTL) ................................................................................................... 7 4. Porte XOR ...................................................................................................................... 7 5. Porte XNOR .................................................................................................................... 7 V. Les circuits logiques ........................................................................................................... 8 1. Comparateur 1 bit ......................................................................................................... 8 2. Comparateur 2 mots de 4 bits ....................................................................................... 8 3. Additionneur 2 mots de 4 bits ....................................................................................... 9 VI. Conclusion ................................................................................................................... 10 3 I. Introduction Comme tout système physique, les systèmes numériques peuvent être caractérisés par leur temps de réponse et leur caractéristique d’entrée-sortie. Les systèmes numériques ont besoin de données binaires en entrée et fournissent en sortie le même type d’informations. Les fonctions liant l’entrée et la sortie d’un système binaire sont appelés des fonctions logiques. Elles sont régies par un ensemble de règles mathématiques appelées l’algèbre de Boole. Dans le cas le plus simple, la notion de temps n’intervient pas et il existe une relation directe entre l’entrée et la sortie. On parle alors de systèmes combinatoires. Les informations traitées par ces systèmes sont alors appelées des variables logiques ou booléennes. Elles ne peuvent avoir que 2 états : "vrai" (ou ’1’ logique) ou "faux" (ou ’0’ logique). Ces niveaux logiques sont en pratique associés à des tensions. Il existe plusieurs façons de représenter un système combinatoire : • Par son équation logique. • Par sa table de vérité. • Par son logigramme. II. Objectif du TP L’objectif de ce TP est de vérifier les portes logiques de base, retrouver leurs tables de vérité, câbler une fonction logique pratiquement. Pour cela on va utiliser DIGI BOARD 2 qui permet la manipulation de ces circuits logiques. III. Manipulation Avant d’entamer les manipulations qu’on a fait au niveau du travail pratique, on va faire une petite étude concernant la maquette DIGI BOARD 2. A l’intérieure de cette maquette on a une alimentation à découpage. 4 DIGI BOARD 2 est composée de plusieurs éléments qui sont présentés ci-dessous : • 1 : Alimentation avec source ~220v • 2 : Source de tension à courant continu • 3 : LED • 4 : double afficheurs 7 segments • 6 : GND • 7 : Connexion db 25 • 9 : Unité arithmétique et logique • 11 : registre à décalage • 12 : démultiplexeur • 13 : multiplexeur • 14 : convertisseur numérique-analogique • 15 : convertisseur numérique analogique • 16 : additionneur • 17 : Comparateur 2 mots de 4 bits • 18 : déclencheur de Schmitt • 20 : onduleur • 21 : Comparateur 1 bit 5 • 22 : porte oui • 23 : porte ou exclusive • 24 : bascule simple • 25 : comparateur de codage • 26 : source de signale • 27 : générateur d'horloge • 28 : diviseur de fréquence • 29 : bouton poussoir • 31 : clavier d'entré • 32 : porte ET /NON ET en technologie TTL • 33 : Porte ET /non ET EN CMOS • 34 : Porte OU /non OU TTL • 35 : Porte OU /non OU CMOS • 37 : bascule D • 38 : bascule J K • 39 : compteur binaire • 40 : RAM 8*4 • 41 : EEPROM 8*4 IV. Les portes logiques Les opérations logiques, ou portes logiques, sont les opérations les plus basiques que l’on peut réaliser sur un bit. Nous allons voir ensemble les différentes portes logiques utilisées par notre processeur. Puis nous verrons que l’on peut combiner plusieurs portes logiques ensembles pour faire des opérations plus complexes, comme des comparateurs et des additionneurs par exemple. 1. Porte AND et NAND (TTL) La porte logique AND, ou ET en Français, porte bien son nom car elle va générer un ‘1’ en sortie si et seulement si les deux bits en entrées sont égaux à ‘1’. Dans les autres cas, nous avons donc un ‘0’ en sortie. 6 La porte NAND pour “not and”, en français “non et”, porte mal son nom. En effet, cette porte correspond en fait à une porte AND suivie par une porte NOT. On retrouve alors en sortie, l’inverse de la porte AND. Symbole La table de vérité 2. Porte AND et NAND (CMOS) Ce sont des portes avec trois entrées et résistances pull-up supplémentaires connectables, sortie non inversée et inversée. Si la résistance de rappel n'est pas connectée, les entrées ne sont pas connectées et des perturbations peuvent se produire car aucun état défini n'existe. Symbole La table de vérité A B X Y 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 A B H X Y X X 0 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 Remarque : Dans la technologie TTL, la résistance « pull up» est déjà intégrée dans le circuit par contre à la technologie CMOS on a toujours la résistance «pullup » à l’extérieure. Dans un montage à circuit CMOS, on ne laisse jamais une entrée à l’air. 7 3. Porte OR et NOR (TTL) La porte OR (ou en Français), génère en sortie un ‘1’ si au moins un des bits en entrée est à ‘1’. Nous avons donc un ‘0’ en sortie, si et seulement si les deux bits en entrée sont à ‘0’. La porte NOR correspond à l’inverse d’une porte OR. Symbole La table de vérité 4. Porte XOR La porte XOR est une porte OU exclusif, cela signifie que la sortie sera à ‘1’ seulement si un des bits d’entrée est exclusivement à ‘1’. Pour dire les choses autrement, cela correspond à une porte OR, sauf que la sortie est également à ‘0’ dans le cas où les deux bits en entrée sont à ‘1’. Symbole La table de vérité 5. Porte XNOR C’est l’inverse de la porte XOR. Pour que la sortie soit au niveau logique 1, il faut que les 2 entrées soit identiques. Symbole La table de vérité A B X Y 0 0 0 1 0 1 1 0 1 0 1 0 1 1 1 0 A B Q 0 0 0 0 1 1 1 0 1 1 1 0 A B Q 0 0 1 0 1 0 1 0 0 1 1 1 8 V. Les circuits logiques Il est alors possible de créer des circuits à partir de portes logiques afin de réaliser des fonctions plus complexes. Prenons, pour la suite du TP, l’exemple d’un comparateur et un additionneur. 1. Comparateur 1 bit C’est un circuit combinatoire qui permet de comparer entre deux nombres binaire P et Q. Symbole La table de vérité 2. Comparateur 2 mots de 4 bits Comparateur pour comparer deux nombres à 4 bits avec des entrées en cascade (>, =, <). Les entrées en cascade ne sont pas câblées avec des résistances de rappel contrairement aux entrées P et Q. Il est également possible de comparer deux nombres doubles 5 bits en connectant les sorties du comparateur 1 bit aux entrées en cascade du comparateur 4 bits. Les entrées du comparateur 1 bit sont alors utilisées en plus. Symbole La table de vérité P Q P>Q P=Q P<Q 0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 1 1 0 1 0 P et Q > = < P > Q P = Q P < Q Commentaire P > Q 1 0 0 1 0 0 P = Q 1 0 0 1 0 0 P < Q 1 0 0 0 0 1 P > Q 0 1 0 1 0 0 P = Q 0 1 0 0 1 0 P < Q 0 1 0 0 0 1 P > Q 0 0 1 1 0 0 P = Q 0 0 1 0 0 1 P < Q 0 0 1 0 0 1 P = Q X 1 X 0 1 0 P = Q 1 0 1 0 0 0 P = Q 0 0 0 1 0 1 Priorité à la supériorité Fonctionnement normal Priorité à l’infériorité Nous ne pouvons pas conclure 9 3. Additionneur 2 mots de 4 bits Deux additionneurs complets (4 bits) avec retenue (CI) et exécution (CO) pour l'addition de deux nombres doubles à 4 bits. Si le résultat devient > F, l'état doit passer de bas à haut à la sortie de retenue. Si un niveau élevé est appliqué à l'entrée de report, le résultat est incrémenté de "1". Symbole La table de vérité P&Q > = < P>Q P=Q P<Q Commentaire P>Q 1 0 0 1 0 0 Priorité au supérieur P=Q 1 0 0 uploads/Philosophie/ tp-du-circuits-sequentiels-1.pdf