Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Chapitre 4 Les Circuits Logiques Programmables I. CLASSIFICATION DES CIRCUITS L

Chapitre 4 Les Circuits Logiques Programmables I. CLASSIFICATION DES CIRCUITS LOGIQUES PROGRAMMABLES. Page 1 I. CLASSIFICATION DES CIRCUITS LOGIQUES PROGRAMMABLES 1 Classification des mémoires mortes 2 Classification des PLD II. PRINCIPES DE REPRESENTATION 1 Structure élémentaire d’un PLD 2 Symbolisation 3 Structure logique d’un PAL 4 Structure logique d’une PROM 5 Structure logique d’un FPLA ou PLA III. STRUCTURE ET FONCTIONNEMENT DES MEMOIRES MORTES 1 Les PROM Bipolaires 2 LES EPROM OU UVPROM 3 LES EEPROM 4 LES EPROM FLASH 5 REFERENCES DES PROM IV. UTILISATION DES PROM COMME CIRCUIT LOGIQUE 1. Utilisation des PROM comme circuit combinatoire 2. Utilisation des PROM comme circuit séquentiel V. ORGANISATION DE LA MEMOIRE 1. Zone accessible et zone inaccessible 3. Détermination des zones de la partie accessible 2. capacité de la partie accessible V. ETUDE DES CIRCUITS LOGIQUES PROGRAMMABLES (PLD) 1. Les différentes structures de PAL. 2. Les références des PAL 3. Les GAL et les PALCMOS 4. Programmation Les circuits logiques programmables comprennent à la fois les mémoires mortes programmables ou PROM et les PLD qui permettent la réalisation des circuits logiques en tant que entité circuit logique. 1.1 Classification des mémoires mortes a. ROM (Read Only Memory) Une ROM est un circuit mémoire dont le contenu a été programmé à sa fabrication et qui ne peut plus être effacé ni modifié. b. PROM (Programmable ROM) Les PROM sont programmables par l’utilisateur. On en distingue 3 types : - FPROM ou PROM à Fusibles : elles sont réalisées à partir de transistors bipolaires en série avec des fusibles pouvant être « grillés » grâce à un programmateur de PROM. Les FPROM sont des mémoires dont le contenu peut être programmé par l’utilisateur mais qui ne peut plus être effacé ni modifié. - EPROM (Erasable PROM) ou UVPROM (Ultra Violet PROM) : ce sont des PROM dont le contenu peut être effacés. Ces puces possèdent une petite fenêtre de quartz permettant de laisser passer des rayons ultraviolets provenant d’un effaceur d’eprom. - OTPROM (One Time PROM) : les OTPROM sont des UVPROM dont la possibilité d’effacement est inhibée par l’absence de fenêtre en quartz. Elles ne sont donc pas effaçables. c. EEPROM ou E2PROM (Electrically Erasable PROM) : ce sont des PROM effaçables par simple impulsion électrique adresse par adresse. d. EPROM Flash : PROM effaçable électriquement de toute la capacité de la mémoire. La dénomination ‘Flash’ vient des opérations d’effacement et Page 2 Mémoires mortes ROM Programmée par le constructeur PROM Programmable par l’utilisateur FPROM PROM à fusibles (Non effaçable) EPROM ou PROM effaçable OTPROM ou EPROM Programmable une seule fois (Non effaçable) UVPROM ou EPROM Effaçable aux rayons Ultra Violets EEPROM ou E2PROM PROM effaçable électriquement EPROM Flash Effaçable électriquement de programmation de la mémoire qui sont très rapides (10µs/octet). Cette programmation a lieu en circuit. 1.2 Classification des PLD Les PLD (Programmable Logic Devices) comprennent les grandes familles dont : a. Les PAL (Prgrammable Array Logic) : Les PAL ou Réseaux Logiques Programmables représentent la plus ancienne et la plus connue des familles de PLD. La programmation s’effectue par destruction de fusibles. Une fois programmés, on ne peut plus les effacer. Les PAL comprennent 2 sous familles : - les PAL COMBINATOIRES ou PAL simples. Ils sont constitués de fonctions logiques combinatoires. - Les PAL à REGISTRES ou FPLS (Field Programmable Logic Sequencer) pour Séquenceur logique Programmable sur site. Ils sont constitués de logiques combinatoires et séquentielles (registres). b. PALCMOS ou PAL effaçable. Les PALCMOS sont les tout premiers PLD qui soient effaçables mais au rayon ultra violet. Ces circuits sont aux PAL ce que sont les UVPROM aux PROM. c. GAL (Generic Array Logic) ou réseaux logiques génériques. Leur fonctionnement est identique aux PALCMOS, ils sont programmables et effaçables électriquement. Les GAL sont aux PAL ce que sont les EEPROM aux PROM. D’autres produits sont connus sous les appellations de E2PAL ou PAL EECMOS. Page 3 P L D PAL bipolaires non effaçables FPGA Réseaux de portes Programmables ilisateur GAL & PALCMOS CPLD ou PLD Complexe LCA FPGA de type RAM CPLD UVPROM EPLD Circuits logiques effaçables FPGA à base d’anti-fusibles CPLD E2CMOS isp CPLD d. CPLD (Complex PLD) Ces circuits sont composés de plusieurs PAL élémentaires reliés entre eux par une zone d’interconnexion. C’est une évolution des PALCMOS classiques qui suivant la méthode de programmation ou d’effacement va donner les CPLD UVPROM, les CPLD E2CMOS ou les isp CPLD. e. FPGA (Field Programmable Gates Array) Ce sont des réseaux de portes logiques programmables par l’utilisateur. On en distingue deux types : - Les LCA( Logic Cell Array)ou FPGA à SRAM,réseaux de cellules logiques à base de SRAM pour configurer les connexions, ces circuits sont composés de blocs logiques élémentaires de 2000 à 10 000 portes logiques que l’utilisateur peut interconnecter. - Les FPGA à anti-fusibles : ils sont identiques aux LCA sauf qu’ils permettent une plus grande intégration de portes et qu’ils ne sont pas effaçables électriquement. Le nom anti-fusible vient de la programmation des connexions qui s’effectue par fermeture de circuits, comparé aux fusibles où l’on ouvre les circuits. II. PRINCIPES DE REPRESENTATION 2.1 Structure élémentaire d’un PLD Le schéma ci-dessous est constitué d’un réseau de portes ET et ou interconnectées pour fournir 4 sorties correspondant à toutes les combinaisons des 2 entrées A et B. chacune des entrées (produits) est raccordée à l’une des 4 entrées à filaments fusibles d’une porte OU. Quand tous les filaments sont intacts, chacune des sorties OU est à 1. Chaque sortie peut être programmée pour donner la fonction souhaitée de A et B en faisant fondre les filaments appropriés. Une fois que toutes les sorties ont été programmées, l’élément contient définitivement les fonctions programmées. Page 4 A B AB AB AB A B S0 S1 S2 S3 Fusibles 2.2 Symbolisation Pour simplifier les représentations internes des PLD, les fondeurs ont recours à une symbologie simplifiée : - ………………………………………………………………………………………………... - ………………………………………………………………………………………………... - ………………………………………………………………………………………………... Exemple 2.3 Structure logique d’un PAL 2.4 Structure logique d’une PROM 2.5 Structure logique d’un FPLA ou PLA Page 5 A.B A . A . B . B . A+B A . A . B . B . Fusible intact Connexion permanente ……………………………………………… ……………………………………………… ……………………………………………… ……………………………………………… ……………………………………………… ………………………………………………. ……………………………………………… ……………………………………………… ……………………………………………… ……………………………………………… ……………………………………………… ………………………………………………. Page 6 ……………………………………………… ……………………………………………… ……………………………………………… ……………………………………………… ……………………………………………… ………………………………………………. X Y PROM à avalanche III. STRUCTURE ET FONCTIONNEMENT DES MEMOIRES MORTES 3.1 Les PROM Bipolaires Les PROM BIPOLAIRES sont des mémoires mortes programmables par l’utilisateur mais non effaçables. Ceci est dû à la structure de leur cellule de base. 3.1.1 Cellule de base On distingue 2 grands types de cellules de base dont : • ………………………………………………………….. • ………………………………………………………….. Selon le circuit associé au fusible, on distingue les cellules de PROM à fusibles suivantes : Dans la PROM à fusibles, à chaque intersection ligne - colonne, il y a une diode ou un transistor en série avec un fusible. L ‘utilisateur doit faire claquer le fusible pour programmer un bit. ……………………………………………………………………………………………………… ……………………………………………………………………………………………………… Pour programmer un bit, on doit établir une liaison en faisant claquer la jonction de la diode en inverse par application entre X et Y d’une tension suffisante pour mettre en avalanche la diode en question 3.1.2 Programmation La PROM est livrée vierge, tous les fusibles étant intacts. La programmation va consister à faire griller les fusibles indésirables en leur appliquant des tensions élevées de 12V. Initialement tous les bits sont à 1. Page 7 Fusible Cellule à diode fusible Cellule à transistor bipolaire Cellule à transistor MOS Durant le processus de programmation, le programmateur génère des impulsions qui ont pour effet de claquer les fusibles aux emplacements prescrits, générant ainsi des 0 logiques. 3.1.3 Exemples de PROM Du fait de leur technologie, les PROM bipolaires consomment énormément de puissance. C’est pour quoi les capacités sont modestes : de 32 x 8 bits à 16K x 8 bits. AMD PHILIPS Capacité 27S19 27S21 27S13 27S29 27S33 27S181 82S23 82S126 82S130 82S135 82S137 82S181 32 x 8 256 x 4 512 x 4 512 x 8 1024 x 4 1024 x 8 Page 8 D0 D1 D2 D3 OE VCC R R R R D E C I0 I1 PROM Programmée P0 PJ S0 SK FUSIBLE Application Exercice 1 : Lire le contenu de la PROM du paragraphe 3.1.2 adresse Contenu de la PROM I1 I0 D3 D2 D1 D0 Exercice 2 On donne ci dessous la structure d’une PROM à fusibles. 1. A quel moment a-t-on un bit à 0 sur les sorties notées S0 à Sk ? 2. Calculez n, j et k pour une mémoire de capacité égale à 2K x 16 bits. 3. Quelle est la capacité de la mémoire pour n = 15 et k = 7 ? En déduire j. Page 9 3.2 LES EPROM OU UVPROM 3.2.1 Principe de fonctionnement La cellule mémoire élémentaire est constituée d’un transistor FAMOS (Floating gate Avalanche injection Metal Oxyde Silicon). Pour programmer une telle cellule, on fait circuler un courant intense entre la source et le drain. Certains électrons acquièrent une énergie uploads/Philosophie/ 139757005-chapitre-circuit-logique-eleve.pdf