Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

République Algérienne Démocratique et Populaire Ministère de l’Enseignement Sup

République Algérienne Démocratique et Populaire Ministère de l’Enseignement Supérieur et de la Recherche Scientifique Université Frères Mentouri – Constantine 1 Département d’Electronique Travaux Pratiques Réalisé et présenté par : Dr. Salah ABADLI Faculté des Sciences de la Technologie VHDL - FPGA Année Universitaire : 2019 / 2020 (Semestre 2) MASTER 1, Instrumentation Master1, TP Circuits numériques programmables ; Réalisé et présenté par : Dr. S. ABADLI 1/6 TP 1 : INITIATION A LA PROGRAMMATION VHDL Première approche du logiciel simulateur de VHDL Altera Max+Plus II Objectif : L’objectif primordial de ce premier TP est de se familiariser avec un outil de programmation des circuits logiques (numériques) programmables. Nous nous intéressons à un outil de la famille Altera : logiciel Max+plus II. I- Synthèse : Circuits logiques programmables et outils de conception Un circuit logique programmable se définit comme un composant électronique standard contenant des modules de logique combinatoires et séquentiels, dont les interconnexions internes sont désignées par programmation (interconnexions entre différentes cellules logiques ; voir cours). Il peut être configuré et reconfiguré par l’utilisateur, pour la réalisation de diverses fonctions logiques (numériques). Plusieurs solutions sont possibles pour programmer un circuit logique programmable. Elles dépendent essentiellement de l’outil de développement (outil de conception) utilisé. Les phases de programmation sont :  Saisie de la description du circuit logique.  Compilation pour la vérification de la description.  Simulation, synthèse (Netliste) et vérification.  Insertion du circuit à programmer et programmation. Le synthétiseur de l’outil de conception assistée par ordinateur (CAO) génère dans un premier temps une Netlist qui décrit la connectivité de l’architecture. Puis l’outil de placement-routage place de façon optimale tous les composants et effectue le routage entre les différentes cellules logiques. Université Frères Mentouri – CONSTANTINE 1 Faculté ST Département d’Electronique Année Univ. 2019/2020 Durée : 1H 30 min La figure ci-contre résume les différentes étapes de programmation d’un tel circuit. Fichier d’entrée (description) Compilateur Fichier de configuration Programmateur Simulateur Description en langage VHDL Netlist Simulation fonctionnelle (chronogrammes) Fichier bitstream de configuration (binaire) Synthèse Simulation Génération du fichier bitstream Programmateur Configuration Placement et routage Master1, TP Circuits numériques programmables ; Réalisé et présenté par : Dr. S. ABADLI 1/6 TP 1 : INITIATION A LA PROGRAMMATION VHDL Première approche du logiciel simulateur de VHDL Altera Max+Plus II Objectif : L’objectif primordial de ce premier TP est de se familiariser avec un outil de programmation des circuits logiques (numériques) programmables. Nous nous intéressons à un outil de la famille Altera : logiciel Max+plus II. I- Synthèse : Circuits logiques programmables et outils de conception Un circuit logique programmable se définit comme un composant électronique standard contenant des modules de logique combinatoires et séquentiels, dont les interconnexions internes sont désignées par programmation (interconnexions entre différentes cellules logiques ; voir cours). Il peut être configuré et reconfiguré par l’utilisateur, pour la réalisation de diverses fonctions logiques (numériques). Plusieurs solutions sont possibles pour programmer un circuit logique programmable. Elles dépendent essentiellement de l’outil de développement (outil de conception) utilisé. Les phases de programmation sont :  Saisie de la description du circuit logique.  Compilation pour la vérification de la description.  Simulation, synthèse (Netliste) et vérification.  Insertion du circuit à programmer et programmation. Le synthétiseur de l’outil de conception assistée par ordinateur (CAO) génère dans un premier temps une Netlist qui décrit la connectivité de l’architecture. Puis l’outil de placement-routage place de façon optimale tous les composants et effectue le routage entre les différentes cellules logiques. Université Frères Mentouri – CONSTANTINE 1 Faculté ST Département d’Electronique Année Univ. 2019/2020 Durée : 1H 30 min La figure ci-contre résume les différentes étapes de programmation d’un tel circuit. Fichier d’entrée (description) Compilateur Fichier de configuration Programmateur Simulateur Description en langage VHDL Netlist Simulation fonctionnelle (chronogrammes) Fichier bitstream de configuration (binaire) Synthèse Simulation Génération du fichier bitstream Programmateur Configuration Placement et routage Master1, TP Circuits numériques programmables ; Réalisé et présenté par : Dr. S. ABADLI 1/6 TP 1 : INITIATION A LA PROGRAMMATION VHDL Première approche du logiciel simulateur de VHDL Altera Max+Plus II Objectif : L’objectif primordial de ce premier TP est de se familiariser avec un outil de programmation des circuits logiques (numériques) programmables. Nous nous intéressons à un outil de la famille Altera : logiciel Max+plus II. I- Synthèse : Circuits logiques programmables et outils de conception Un circuit logique programmable se définit comme un composant électronique standard contenant des modules de logique combinatoires et séquentiels, dont les interconnexions internes sont désignées par programmation (interconnexions entre différentes cellules logiques ; voir cours). Il peut être configuré et reconfiguré par l’utilisateur, pour la réalisation de diverses fonctions logiques (numériques). Plusieurs solutions sont possibles pour programmer un circuit logique programmable. Elles dépendent essentiellement de l’outil de développement (outil de conception) utilisé. Les phases de programmation sont :  Saisie de la description du circuit logique.  Compilation pour la vérification de la description.  Simulation, synthèse (Netliste) et vérification.  Insertion du circuit à programmer et programmation. Le synthétiseur de l’outil de conception assistée par ordinateur (CAO) génère dans un premier temps une Netlist qui décrit la connectivité de l’architecture. Puis l’outil de placement-routage place de façon optimale tous les composants et effectue le routage entre les différentes cellules logiques. Université Frères Mentouri – CONSTANTINE 1 Faculté ST Département d’Electronique Année Univ. 2019/2020 Durée : 1H 30 min La figure ci-contre résume les différentes étapes de programmation d’un tel circuit. Fichier d’entrée (description) Compilateur Fichier de configuration Programmateur Simulateur Description en langage VHDL Netlist Simulation fonctionnelle (chronogrammes) Fichier bitstream de configuration (binaire) Synthèse Simulation Génération du fichier bitstream Programmateur Configuration Placement et routage Master1, TP Circuits numériques programmables ; Réalisé et présenté par : Dr. S. ABADLI 2/6 VHDL (Very high-speed integrated circuits Hardware Description Language) est un langage de description de matériel, destiné à représenter le comportement ainsi que l’architecture d’un système électronique logique ; en particulier des circuits numériques programmables (ASIC, FPGA, CPLD,…etc.). Actuellement, le marché des circuits programmables est toujours en pleine croissance. Deux fournisseurs particuliers se disputent principalement ce marché : Xilinx et Altera (environ 80% du marché entre eux deux). Par conséquence, les principaux fabricants de circuits logiques programmables proposent une version gratuite mais limitée de leurs outils de simulation et de synthèse. Pour débuter en VHDL, nous citons quelques environnements de programmation permettant la saisie d’un fichier VHDL.  Intel / Altera : Max+plus II, Quartus II, Modelsm,…etc.  Xilinx : ISE,...etc. II- Structure générale d’une description VHDL D’une manière générale, un système numérique est vu comme une "boîte noire". En VHDL, la "boîte noire" est nommée entité (entity) et une entité doit toujours être associée avec au moins une description de son contenu, de son implémentation : c’est l’architecture. Une description VHDL est donc composée de deux parties indissociables :  L’entité (entity) : elle décrit l’extérieur l’interface du composant et permet ainsi de définir les entrées/sorties. Pour déclarer l’entité on donne un nom et on précise la liste des différents signaux d’entrés/sorties (ports d’E/S).  L’architecture (architecture) : décrit l’intérieur du composant. Elle contient les instructions VHDL permettant de réaliser le fonctionnement attendu. Elle comporte une partie de déclaration et un corps de programme. La structure générale d’un programme en VHDL est la suivante : III- Présentation du logiciel Le logiciel Max+plus II permet entre autres, la description d’un projet (système numérique), sa compilation, sa simulation logique et temporelle, son analyse temporelle et la programmation d’un circuit cible (CPLD ou FPGA). La description du système numérique (logique) peut être faite à l’aide d’une des entrées suivantes :  Editeur de texte : pour l’utilisation du langage VHDL ou VERILOG.  Editeur graphique : permet d’utiliser les composants prédéfinis des bibliothèques fournies par le logiciel.  Editeur de chronogrammes : avec lequel on représentera l’évolution temporelle et celle attendue des sorties. X1 Xn F Architecture Entité … Nom de l’architecture library ieee; use ieee.std_logic_1164.all; . . . . . . . -- Pour écrire des commentaires entity NOM_ENTITE is port( ); end NOM_ENTITE ; architecture NOM_ARCHITECTURE of NOM_ENTITE is begin end NOM_ARCHITECTURE ; déclaration des bibliothèques IEEE déclaration des entrées/sorties déclaration de l’architecture Nom de l’entité . . . . . . . . . . . . . . Description graphique ou textuelle Simulation fonctionnelle Choix du circuit cible, simulation temporelle Programmation Master1, TP Circuits numériques programmables ; Réalisé et présenté par : Dr. S. ABADLI 3/6 A chaque description est associé un symbole graphique du composant ainsi réalisé. L’éditeur graphique permettra alors de relier éventuellement ces composants les uns aux autres. Chaque sous-ensemble puis le système global est ensuite compilé, puis simulé par le simulateur logique, puis analysé et envoyé vers le circuit cible via le programmateur. III-1- Installation du logiciel Max+plus II Pour installer Max+plus II, télécharger depuis le serveur Altéra et suivre les instructions pour une installation complète (Full installation). Installer le fichier licence. Ce dernier est un fichier texte récupéré par e-mail, auprès du service Altera moyennant la fourniture d’un numéro d’identification de disc dure. Il faut donc changer l’extension uploads/Philosophie/ tp-vhdl-fpga.pdf