Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Bus i2c Informatique industrielle Bus I C Pr Mohamed Hamlich Sige ensam gmail com ENSAM- Casablanca Pr Mohamed Hamlich CI C Introduction ? I C est le sigle d'Inter-Integrated Circuit À la ?n des années la division des semi-conducteurs de chez Philips main

Informatique industrielle Bus I C Pr Mohamed Hamlich Sige ensam gmail com ENSAM- Casablanca Pr Mohamed Hamlich CI C Introduction ? I C est le sigle d'Inter-Integrated Circuit À la ?n des années la division des semi-conducteurs de chez Philips maintenant devenue NXP avait vu la nécessité de simpli ?er et standardiser les échanges de données entre les di ?érents circuits intégrés dans leurs produits ? Leur solution fut le bus I C elle réduisait le nombre de lignes nécessaires à seulement deux lignes SDA - Serial DAta et SCL - Serial CLock ? Dans ce cours nous allons décrire l'architecture physique du bus I C le protocole de communication série et comment communiquer en I C Pr Mohamed Hamlich CI C Vitesse ? À l'origine la communication était limitée à la vitesse de transfert de kbit s et cela su ?sait dans la majorité des cas ? Pour des débits plus rapides de nouvelles spéci ?cations sont nées D'abord un Fast Mode à kbit s puis un Fast Mode plus FM à Mbit s ? Depuis il y a une version High Speed à Mbit s Le débit maximal possible via un bus I C est spéci ?é dans l'Ultra Fast mode à Mbit s mais avec un fonctionnement un peu particulier Pr Mohamed Hamlich CI C caractéristiques ? seulement deux lignes bidirectionnelles sont nécessaires - SDA - SCK - ? transmission synchrone Contrairement à la liaison RS Ici le périphérique ma? tre master génère le signal d'horloge qui synchronise et cadence les échanges ? la relation entre les périphériques du bus est de type ma? tre-esclave master slave Pr Mohamed Hamlich CI C bit dominant Sur le bus I C le niveau logique dominant est le le niveau récessif est le En absence de commande le niveau logique repos est donc Le bus doit être équipé de deux résistances de pull-up K à K Pr Mohamed Hamlich CI C Contrôle du bus ? Les échanges commencent toujours par une condition START sur SCL SDA et ?nissent par une condition STOP ? Les bits sont transférés sur le front descendant de SCL ? Le bus I C pouvant accueillir plusieurs esclaves ceux-ci sont identi ?és par une adresse sur bits le ième bits de l ? octet indique s ? il s ? agit d ? une opération d ? écriture dans l ? esclave ou de lecture Pr Mohamed Hamlich CI C Transmission d ? une adresse ? Le premier octet envoyé correspond à l ? adresse de l ? esclave choisi suivi d ? un bit de lecture ou écriture ? Par exemple pour un circuit dont l ? adresse est b L ? adresse I C en écriture sera b xA et b xA en lecture Pr Mohamed Hamlich CI C Transmission d ? un octet ? Le bit de pois fort est transmis en premier ? A chaque période de SCL un bit de SDA est transmis Pr Mohamed Hamlich CI C Ecriture d ?