Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Ch2 arm isa Systèmes à Microprocesseurs Cycle Ingénieur Troisième Année Sébastien Bilavarn PoPlyotleyctehcNh ? iNceicSeoSpohpiahi-aD-pDt éInpgaértneimereientdEesleSctyrsotnèimquees-EUlencivtreornsiiqtéuedse- NUicneivSeorspithéiaCAôntetipdo ? Aliszu-rS - S

Systèmes à Microprocesseurs Cycle Ingénieur Troisième Année Sébastien Bilavarn PoPlyotleyctehcNh ? iNceicSeoSpohpiahi-aD-pDt éInpgaértneimereientdEesleSctyrsotnèimquees-EUlencivtreornsiiqtéuedse- NUicneivSeorspithéiaCAôntetipdo ? Aliszu-rS - SB ilBaivlavrnarn - - CCh ?? Représentation de l ? information Ch ?? ARM Instruction Set Architecture Ch ?? Accès aux données Ch ?? Programmation structurée Ch ?? Cycle d ? exécution Ch ?? Codage binaire Ch ?? Microcontrôleur ARM Cortex-M Plan PoPlyotleyctehcNh ? iNceicSeoSpohpiahi-aD-pDt éInpgaértneimereientdEesleSctyrsotnèimquees-EUlencivtreornsiiqtéuedse- NUicneivSeorspithéiaCAôntetipdo ? Aliszu-rS - SB ilBaivlavrnarn - - CARM Instruction Set Architecture Caractéristiques du processeur Unité de traitement Jeu d ? instruction Structure d ? un programme assembleur PoPlyotleyctehcNh ? iNceicSeoSpohpiahi-aD-pDt éInpgaértneimereientdEesleSctyrsotnèimquees-EUlencivtreornsiiqtéuedse- NUicneivSeorspithéiaCAôntetipdo ? Aliszu-rS - SB ilBaivlavrnarn - - CExemple Microprocesseur -bit MOV RA PoPlyotleyctehcNh ? iNceicSeoSpohpiahi-aD-pDt éInpgaértneimereientdEesleSctyrsotnèimquees-EUlencivtreornsiiqtéuedse- NUicneivSeorspithéiaCAôntetipdo ? Aliszu-rS - SB ilBaivlavrnarn - - CArchitecture ARM TDMI Processeur -bit UAL -bit File de registres Registre à décalage Multiplieur x PoPlyotleyctehcNh ? iNceicSeoSpohpiahi- aD-pDt éInpgaértneimereientdEesleSctyrsotnèimquees- EUlencivtreornsiiqtéuedse-NUicneivSeorspithéiaCAôntetipdo ? Aliszu- rS - SB ilBaivlavrnarn - - CInstruction Set Architecture Architecture Structure Instructions Le fonctionnement est lié à l ? architecture Le jeu d ? instruction et son utilisation sont étroitement liés à l ? architecture Certaines choses sont possibles et d ? autre pas La connaissance de l ? architecture et du fonctionnement sont nécessaires pour écrire du code et pour son optimisation PoPlyotleyctehcNh ? iNceicSeoSpohpiahi-aD-pDt éInpgaértneimereientdEesleSctyrsotnèimquees-EUlencivtreornsiiqtéuedse- NUicneivSeorspithéiaCAôntetipdo ? Aliszu-rS - SB ilBaivlavrnarn - - CCaractéristiques générales Architecture load-store Les instructions ne traitent que des données en registre et placent les résultats en registre Les seules opérations accédant à la mémoire sont celles qui copient une valeur mémoire vers un registre load et celles qui copient une valeur registre vers la mémoire store Format de codage ?xe des instructions Toutes les instructions sont codées sur bits Format adresses des instructions de traitement Deux registres opérandes et un registre résultat qui peuvent être spéci ?és indépendamment Exécution conditionnelle Chaque instruction peut s ? exécuter conditionnellement Instructions spéci ?ques de transfert Instructions performantes de transfert multiples mémoire ?? registre UAL shift Possibilité d ? e ?ectuer une opération Arithmétique ou Logique et un décalage en une instruction cycle la ou elles sont realisées par des instructions séparées sur la plupart des autres processeurs PoPlyotleyctehcNh ? iNceicSeoSpohpiahi-aD-pDt éInpgaértneimereientdEesleSctyrsotnèimquees-EUlencivtreornsiiqtéuedse- NUicneivSeorspithéiaCAôntetipdo ? Aliszu-rS - SB ilBaivlavrnarn - - CARM Instruction Set Architecture Caractéristiques du processeur Unité de traitement Jeu d ? instruction Structure d ? un programme assembleur PoPlyotleyctehcNh ? iNceicSeoSpohpiahi-aD-pDt éInpgaértneimereientdEesleSctyrsotnèimquees-EUlencivtreornsiiqtéuedse- NUicneivSeorspithéiaCAôntetipdo ? Aliszu-rS - SB ilBaivlavrnarn - - CUnité de traitement Unités fonctionnelles de l ? UT File de registres registres pour permettre une manipulation souple des données et stockage des résultats de l ? UAL Unité Arithmétique et Logique opérandes entrée A donnée provenant d ? un registre entrée B donnée reliée au décaleur Résultat de l ? UAL renvoyé dans un registre Registre à décalage Opérations de décalage décalage à gauche x décalage à droite Opérations de rotation décalage réinjection du bit perdu Associé à l ? entrée B de l ? UAL pour réaliser une instruction UAL shift en cycle Signaux de contrôle Unité de commande Séquenceur