Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Ex1 pipeline 1 Rappel Lecture d ? instruction - Charger le er mot d'instruction de la mémoire principale vers le registre d'instruction Décodage - Lecture éventuelle des autres mots d'instruction selon le format - Ces valeurs sont stockées dans l'unité ce

Rappel Lecture d ? instruction - Charger le er mot d'instruction de la mémoire principale vers le registre d'instruction Décodage - Lecture éventuelle des autres mots d'instruction selon le format - Ces valeurs sont stockées dans l'unité centrale dans des registres internes registre d'opérande et de données Recherche d ? opérandes - Accès aux registres si mode registre - Calcul d ? adresse et recherche d ? opérandes mémoire si mode mémoire Exécution - Calcul dans l ? ALU pour les instructions arithmétiques ou logiques - Calcul de l ? adresse de branchement pour les instructions de contrôle Ecriture résultat - Modi ?cation de l ? opérande destination pour les instructions arithmétiques ou logiques - Modi ?cation de PC pour les instructions de contrôle Technique de pipeline La ?gure ci-dessous montre que l ? exécution d ? une instruction peut être décomposée en plusieurs phases qui s ? exécutent indépendamment les unes des Dans notre exemple l ? exécution est ainsi décomposée en phases chaque phase étant prise en charge par une unité fonctionnelle di ?érente créant ainsi un pipeline à étages Dans notre exemple la phase k de l ? instruction i s ? exécute en même temps que la phase k ?? de l ? instruction i que la phase k ?? de l ? instruction i etc Dans le cas idéal chaque phase est réalisée en un cycle d ? horloge et si une instruction peut être décomposée en n phases alors n instructions peuvent être exécutées en parallèle Ainsi pour notre pipeline à étages si le cycle horloge est de nanosecondes alors il faut nanosecondes pour exécuter une instruction et cette machine EX Pipelining égal Un processeur non pipeliné possède un temps de cycle de ns Quels seront les temps de cycle des versions pipelinées du processeur avec un pipeline de et étages si la logique de chemin de données est répartie de manière égale entre les étages du pipeline on considère que le temps de stabilisation après le passage dans chaque étage est de ns En outre quel est le temps d ? exécution d ? une instruction complète pour chacune des versions pipelinées CCorrection En appliquant cette formule on obtient des temps de cycle de et ns Pour calculer le temps d ? exécution d ? une instruction complète il su ?t de multiplier le temps de cycle par le nombre d ? étages du pipeline ce qui donne et ns EX Pipeline et fréquence d ? horloge Pour le processeur de l ? exercice précédent combien d ? étages de pipeline sont requis pour atteindre un temps de cycle de ns Combien en faut-il pour un temps de cycle de ns Correction En manipulant l ? équation précédente il vient L ? application de cette formule nous indique que étages de pipeline sont nécessaires pour atteindre un temps de cycle de ns Ce résultat est arrondi à dans la mesure o? un nombre entier d ? étages doit être implémenté La même formule