Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Chapitre4 architecture tms320c6713dsk 1

-L ? architecture du Tms c Généralités L ? ensemble C DSK Development System Kit est un outil de développement qui permet à des utilisateurs de mettre au point et de tester des applications utilisant le processeur de traitement de signal Texas Instruments TI TMS C Autour de ce DSP sont connectés une grande variété de périphériques permettant une large gamme d ? applications en traitement numérique du signal La carteTMS C DSP de la gamme TI travaillant à MHz Il est connecté à ses périphériques par un bus de bits Un codec ? stéréo AIC dédié à l ? interfaçage pour les applications audio ? Il comprend les convertisseurs CAN pour la capture de signaux LINE IN MIC IN et les convertisseurs CNA pour l ? exportation de signaux LINE OUT HP OUT Le dialogue entre le processeur et le codec est réalisé par un multiplexeur McBSP Multi-channel Bu ?ered Serial Port c'est-à-dire un multiplexeur à port série En réalité intégrés avec le processeur il y a deux multiplexeurs McBSP qui est prévu pour le contrôle du codec programmation de fonctions et des t? ches et McBSP qui est chargé de l ? échange des données collectées ou à transmettre L ? architecture du Tms c Comme le montre la ?gure ci-dessous la carte TMS C est constituée de trois parties principales - L'unité centrale de traitement CPU - Les périphériques - La mémoire Figure Bloc diagramme de laTMS C -Unité centrale de traitement CPU Le CPU est constitue d'une unité de contrôle de programme de deux unites fonctionnelles de deux blocs de registres de bits de contrôleurs d'interruptions et d'autres éléments A- Unité de contrôle de programme Elle est constituée des éléments suivants - Unité fetch programme Elle a pour rôle récupérer les programmes Cette opération se déroule en quatre phases - Phase PG l'adresse du code est générée - Phase PS l ? adresse est envoyée à la mémoire - Phase PW l ? attente de lecture du code de la mémoire - Phases PR la lecture du code -Unité dispatche de l'instruction le code récupéré de la mémoire est a ?ecté à 'unité fonctionnelle associée C-Unité de décodage de l'instruction elle a pour rôle de décoder l'instruction B- Unités fonctionnelles Le CPU contient huit unités fonctionnelles divisées en deux parties et Leurs fonctions sont les suivantes -Unités Ml et M ces unités sont dédiées à la multiplication - Unités L et L ces unités sont dédiées à l'arithmétique et la logique - Unités Dl et D ces unités sont dédiées au chargement la sauvegarde et calcul d'adresse - Unités S et S ces unités sont dédiées pour le décalage de bit l'arithmétique la logique et le branchement C-Registre Le CPU contient registres de bits divises en deux blocs égaux registre ?chier A A -A et registre ?chier B B -B leurs fonctions sont réparties comme suit -Les registresA -A et B -B -B ils sont utilisés comme registres conditionnels -Les registresA -A et B -B ils