Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Les mP sont classés selon: - la technologie semi-conducteur utilisée pour leur

Les mP sont classés selon: - la technologie semi-conducteur utilisée pour leur conception (TTL, CMOS, ECL), - La largeur de leur bus de données (4, 8,16 ou 32 bits) utilisé pour le traitement, - Le type de l’ensemble des instructions utilisé (CISC, RISC). La technologie TTL est la plus répandue, mais CMOS est plutôt favorisée pour les portables (consommation de puissance faible). Par contre la technologie ECL est préférée quand la vitesse d’exécution est un facteur nécessaire au détriment de la puissance. Les mP 4-bit, pas chers, sont encore utilisés dans des applications de contrôle simples. Les mP avec une largeur du bus de données grande (8, 16, 32, 64), sont plus rapides mais plus chers. Les mP à base de CISC ( une à plusieurs centaines d’instructions) sont plus faciles à programmer que ceux à base de RISC, mais plus lents et plus chers. Le principal avantage d’un mP, par rapport à d’autres puces logiques, est la flexibilité de fonctionnement qu’offre la nature programmatique des mPs. Son ensemble d’instructions contient un groupe d’opérations bas-niveau. Chaque instruction possède un code binaire, ou code opération. Celui-ci spécifie la nature de l’opération ainsi que la location des opérandes. Le programmeur utilise des séquences de ces opérations bas-niveau, pour créer une fonction désirée de haut niveau. D’autres fonctions peuvent être créés sans modifications de matériel. Caractéristiques d’un mP 1/14 Bref historique des mP (CPUs) - Durant 1940s, les CPUs ont été conçus en utilisant les tubes à vide, qui sont volumineux et ils consomment beaucoup d’électricité. ENIAC, premier ordinateur LSI, consomme 130kW et occupe 1500p2. - Durant 1950s, les transistors remplacent les tubes à vide dans la conception des ordinateurs. - En 1959, le premier CI a été inventé. C’était la 2éme révolution industrielle. - Durant 1960s, c’était l’apparition des premières CPUs à base de puces CI. - En 1971, Intel a inventé la 1ere CPU dans une seule puce CI, appelé mP et nommé 4004. - Le 4004, avec un bus de données de 4-bit, a été conçu à partir de 2250 transistors pour des applications telles qu’un calculateur de poche et contrôle de trafic lumineux sur les routes. - L’avancement de la technologie CI durant les 1970s a permis de concevoir des mP à 8-bit pour le bus de données et 16-bit pour le bus d’adresses. - A la fin des 1970s, le Intel 8080/85 a été l’un des plus répandus mP sur le marché. Il couvre des applications allant des micro-ondes jusqu’au mOrdinateurs de maison. - Entre temps, d’autres compagnies concurrentes ont conçus de meilleurs et plus rapides mPs, telles que Motorola avec ses mP 6800 et 68000. Par exemple les mOrdinateurs Apple’s Macintosh utilisent la série des mP68000. 2/14 En 1971 Intel produit le 1er mP appelé 4004 (Utilisé pour remplacer la logique d’un calculateur à usage général, intégré dans une puce, et conçu en 1969 par "Ted" Hoff, travaillant chez Intel). 2,250 PMOS transistors 12 mm2 Horloge:108 KHz! (Sachant que les actuels mP sont 10K x rapide). Architecture 4-bit Note En 1972 Intel 8008 Terminaux d’ordinateurs (3000 PMOS Tr., Architecture 8-bit, bus d’adresses de 16-bit, 66 Instr.) Bref historique des mP Intel 3/14 Bref historique des mP Intel - En 1974 Intel 8080 : 1er mP a usage générale - 5000 NMOS Transistors, 40-broches, 111 Instr. - Architecture 8-bit (bus de données) et 16-bit (bus d’adresse) - Horloge: 2 MHz - Circuits d’accompagnement: système de contrôle et oscillateur - Encore utilisé pour quelques applications mcontrôleur! Notes - 1974 Motorola 6800, même architecture que 8080 sauf au niveau des registres. - En 1976 Intel 8080 a été amélioré Intel 8085 (intégrant les circuits d’accompagnement dans la même puce) 4/14 Microprocesseur Intel 8086 Introduit en 1978 29,000 NMOS transistors, 40-broches 33 mm2 Horloge: 5 MHz Architecture 16-bit (Int./Ext.) (Bus adr. 20-bit) Notes - En 1979 8088 (version - chère de 8086) Archit. Ext. 8 bit (pour les Périph. Existants avec 8085) - En 1981 Intel 8088 pour le IBM-PC - Motorola mP 68000 (Apple’s Macintosh) - Le Intel 8086 a initié l'avènement de la famille des mP Intel 80x86. Bien que sa conception s'appuie sur celle des mP 8-bits qui l'on précédé (les 8080 et 8085), il n'est pas directement compatible avec eux. 5/14 Microprocesseurs Intel 80x86 En 1982 Intel 80286: SuccèsIBM-PC/AT + clones (Compaq) (1984) 130 000 NMOS Transistors, boîtier a 68 broches : DIP LCC ,12 MHz Architecture 16-bit (Bus Adr. 24-bit) Toutes les instructions de 8088/8086 + d’autres nombreuses En 1985 Intel 80386 Grand Marche • 275,000 CMOS Trs., 43 mm2, boîtier: PGA a 132 broches • Horloge: 33 MHz • Archit. Int./Ext. 32-bit (Bus Adr. 32-bit 4Gbytes de mémoire) • 2 Versions: 80386DX et 80386SX (Arch. Ext. 16-bit et Bus Adr. 24-bit) Note: 80386SX PC == 80286 PC/AT (carte mère pas chère un logiciel 32-bit du 80386DX) En 1989 Intel 80486 Puissance de calcul (Math 80387 Co-Processeur) • 1,200,000 CMOS Trs., 81 mm2, boîtier: PGA a 168 broches • Horloge: 66 MHz, 8Kbytes mémoire cache (rapide SRAM, très chère) • Architecture 32-bit (Bus Adr. 32-bit) • Version 80486SX = 80486 sans Co-Processeur, mais avec un 80487SX Co-Processeur séparé • Note: Des concurrents comme AMD, Cyrix et IBM ont clone le 80386 Intel Pentium. 6/14 Microprocesseur Intel Pentium - En 1992 Intel Pentium (pas 80586) Submicron BiCMOS technologie, 3,100,000 Trs. 296 mm2, boîtier: PGA a 273 broches Clock: 200 MHz Archit. Int. 32-bit / Ext. 64-bits (Bus Adr. 32-bit) E/S, Graphiques et Appl. Communications Note: En 1995 Pentium Pro avec 5.5M Trs., Bus Adr. 36-bit et 200 MHz - En 1997 Intel Pentium II: 7.5M Trs, 450 MHz, Vidéo, Audio, Graphiques - En 1999 Intel Pentium III, 9,5M transistors 125 mm2 Clock: 1000 MHz Architecture Int./Ext. 64-bit Applications Internet, Surfer, Télécharger Vidéo HQ 7/14 Puce Année Bus D Bus A Vitesse(MHz) Transistors 4004 1971 4 4 0.1 2250 8008 1972 8 8 0.5 3000 8080 1974 8 16 2 6000 8086 1978 16 20 10 29000 8088 1979 8 20 4.77 29000 80286 1982 16 24 12 134000 80386DX 1985 32 (16/SX) 32 (24/SX) 33 275000 80486DX 1989 32 32 66 1.2M 80486SX 1991 32 32 33 1.185M Pentium 1993 64 (32 Int.) 32 200 3.5M Pentium Pro 1995 64 (32 Int.) 36 200 5.5M Pentium II 1997 64 64 450 7.5M Pentium III 1999 64 64 1000 28M Famille Intel des mP 8/14 Evolution des mP 8/14 Loi de Moore Note: MIPS est l’unité utilisée pour mesurer la vitesse d’exécution des instructions par le mP 9/14 Processeur Horloge Cache Procˇ dˇ Transistors Pentium 200 8 Ko + 8 Ko 0,35 µ 3,3 M Pentium MMX 233 8 Ko + 8 Ko 0,35 µ 4,5 M Pentium Pro 200 8 Ko + 8 Ko 0,35 µ 5,5 M Pentium II 450 16 Ko + 16 Ko 0,25 µ 7,5 M Pentium III 1000 16 Ko + 16 Ko 0,18-0,25 µ 28 M Pentium 4 1500 12 Ko + 8 Ko + 256 Ko 0,18 µ 42 M Quelques générations des mP Intel 10/14 https://fr.wikipedia.org/wiki/Liste_des_microprocesseurs_Intel Les mP 8-bits Exécution séquentielle des instructions en 5 étapes Chargement (fetch) de l’instruction Décodage de l’instruction Chargement des opérandes s’il y a lieu Exécution Écriture du résultat Et, le cas échéant, chargement d’un ou deux opérandes Les registres n’ont que 8 bits et le bus d’adresses n’a que 16 bits -> 64 Ko de RAM. Même avec une horloge de 1 GHz, et même si on mettait tous les registres à 32 bits et des bus de données et d’adresses de 32 bits, on n’aurait pas encore une performance élevée. Un tel processeur serait plus lent que les processeurs d’aujourd’hui Pourquoi? Il n’y a qu’une unité d’exécution. Chaque instruction prendrait au moins quatre à six cycles. En plus les accès mémoire prennent une durée de l’ordre de 100ns. Le processeur a un temps de cycle de 1ns à 1 GHz, donc 100 fois plus court! Or les processeurs actuels effectuent en moyenne plus d’une instruction par cycle. Comment y parviennent-ils ? 11/14 Amélioration de la performance Voici les différentes façons d’améliorer la performance d’un processeur : 1. Augmenter la vitesse de l’horloge. Ceci implique généralement la réduction de la géométrie sur la puce pour minimiser les délais de propagation et la consommation de puissance. La technologie en est aujourd’hui à ~ 0,15 microns (µm). Les vitesses d’horloge atteignent présentement plus de 1 GHz (1,5 GHz pour le Pentium 4). 2. Exécuter les instructions de façon combinatoire plutôt que séquentielle. • Multiplicateurs combinatoires, décaleurs à baril et, retenue anticipée. • Viser à ce que la plupart des instructions s’exécutent en 1 cycle d’horloge. 3. Introduire du parallélisme • Pipeline: Plusieurs unités d’exécution travaillant simultanément: Processeurs superscalaires (plus d’une instruction par cycle d’horloge). • Prédiction de branchements pour assurer l’efficacité du pipeline. 4. Minimiser les accès à la mémoire • Mémoire cache pour les données et les instructions sur la puce du processeur lui-même (un cache à l’interne sur la puce ou à l’externe). • Plus grand nombre de registres. 12/14 5. Augmenter la uploads/Ingenierie_Lourd/ architecture-zero2.pdf