Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Conception d’un réseau d’antennes à balayage électronique Le projet proposé est

Conception d’un réseau d’antennes à balayage électronique Le projet proposé est un travail de groupe (4 ou 5 étudiants) qui couvre plusieurs aspects et qui renforce la formation en Radiofréquences. Il présente plusieurs avantages : - Couvre les disciplines hyperfréquences et Antennes - Permet de se familiariser avec les outils de calcul mathématique et les logiciels de Cao (QUCS, CST, ADS, Matlab,…) - Permet d’appréhender les contraintes pratiques de réalisation et de mesures - Permet de consolider les connaissances théoriques acquises dans le cours et Complète la formation avec des notions supplémentaires sur les circuits RF passifs et actifs et les dispositifs de télécommunications - Initie les étudiants au travail de groupe et aux projets multidisciplinaires complexes en démarrant par l’étude bibliographique, en répartissant les tâches et en échangeant avec les autres investigateurs Chaque groupe devrait remettre son travail sous forme de rapport et éventuellement une vidéo illustrant la réalisation pratique d’un ou de plusieurs modules. La note est attribuée pour le degré d’avancement, la maitrise des outils, les résultats et commentaires des simulations, les réalisations pratiques et le rapport final. Cahier de charges : On se propose de réaliser une antenne réseau de réception formée de 4 patches avec un système de balayage électronique et une amplification faible bruit (Figure1). Figure 1 : Antenne active de réception avec Beamforming Partie I : Conception de circuits passifs : un système Combineur/Diviseur de puissance de Wilkinson + Déphaseur passif à lignes de transmission Le circuit global doit répondre aux exigences suivantes : Paramètres Contraintes Bande de fonctionnement Adaptation Pertes d’insertion Domaine du déphaseur Résolution du déphaseur 5.725GHz à 5.875GHz Sii < -10dB , i=1, 2, 3, 4, 5 IL <13 dB 0° < < 354°   6° La partie qui combine (somme) les puissances en provenance des 4 antennes est indiquée sur la figure 2. Figure2: Schéma synoptique du Combineur de puissance. On peut songer à utiliser 3 combineur de wilkinson pour réaliser cette opération. 2 :1+2 :1+2 :1. Chaque structure aura l’allure indiquée sur la figure 3. Part1 QUCS Vers récepteur Arrivée 1 Arrivée 2 Arrivée 3 Arrivée 4 Figure3 : Diviseur/Combineur de Wilkinson Le circuit QUCS de la figure 4 constitue un draft de départ pour s’en inspirer et simuler toute la structure. Il faudrait toutefois utiliser le substrat RO4650B de Rogers, dont les paramètres sont : Permittivité r=3.65 tg=0.0037 Hauteur du substrat H=0.762 mm Figure4 Circuit de simulation QUCS d’un diviseur Wilkinson Vérifier que les accès sont adaptés et que la puissance est divisée équitablement et en phase entre les sorties comme indiqués par les résultats des courbes suivantes(Figure5). Figure5 : Résultats de simulation d’un seul diviseur de Wilkinson. Pour la conception d’un déphaseur variable avec des plages couvrant 0 à 360° et des pas ne dépassant pas 6° (Figure 6), on peuy imaginer des paires de commutateurs SP4T (Single_Pole_Four_Throw) en choissant des tronçons de lignes apportant les retards (donc déphasages voulus). Figure6 : Synoptique de Déphaseur à lignes de transmission Part2 Chaque paire de commutateurs constitue un sélecteur à 2bits. Les déphasages apportés par chaque paire sont résumés dans le tableau suivant: Paire X1-X2 Paire X3 &X4 Paire X5 & X6 a. 0 b. 5.625 c. 11.25 d. 16.875 a. 0 b. 22.5 c. 45 d. 67.5 a. 0 b. 90 c. 180 d. 270 (-90) La figure 7 montre un exemple de circuit pour simuler le déphaseur, pour illustrer le principe. Figure7 : Circuit de simulation d’un déphaseur. Partie II : Conception de circuits Actifs: Amplificateur faible Bruit (LNA) On se propose de concevoir un amplificateur faible bruit LNA(Low Noise Amplifier à 5.8GHz à base d’un transistor BFU730F de NXP. Données: 1°) Plusieurs fichiers Touchstone sont disponibles donnant les paramètres S et les paramètres de bruit du transistor BFU730F pour différentes conditions de polarisation. 2°) Le substrat à utilizer est celui Rogers, le RO4350B d’épaisseur 0.508mm. Ses caractéristiques sont : Permittivité Diélectrique : r=3.66 Hauteur : h=0.508mm tg: tg=0.004 3°) La bande de fonctionnement s’étend de 5.725 à 5.875 GHz 4°) L’adaptation à l’entrée et à la sortie doit donner avec une impedance de normalisation Z0=50, dB(S11)<-10 et dB(S22) <-10. Elle peut être effectuée à l’aide de composants discrets ou de preference des lignes et des stubs microbandes. 4°) Le gain Transducique en puissance doit être : dB(S21) >15dB 5°) Le Facteur (Figure) de bruit doit être inférieur à 2dB 6°) L’amplificateur doit être inconditionnellement stable 7°) Une fois le transistor choisi, le circuit de polarization doit être dimensionné et integer dans le circuit pour verifier l’impact sur les performances de l’amplificateur. La partie LNA ainsi qu’un exemple de prototype pratique sont indiqués sur la figure8. Figure8 : Partie LNA et Exemple de prototype LNA LNA LNA Part3 QUCS LNA Pour la conception d’un amplificateur Il est conseillé de suivre la procédure suivante: Etape 1: Etude de la Stabilité du Transistor Pour cela les conditions suivantes doivent être satisfaites. a) Le facteur de RolletK doit être supérieur à 1aux fréquences de fonctionnement b) La quantité B1 doit être positive be positive (ou encore le module du déterminant  de la matrice S doit être inférieur à 1) Un exemple de circuit QUCS est indiqué sur la figure9. Les transistors pourraient être vérifiés en fonction de la polarisation et leurs performances comparées aux exigences en termes de stabilité, gain et bruit. Fig.9 Etude de la Stabilité du transistor Les résultats devraient ressembler à ceux indiqués dans le tableau1. Table1: Résultats de simulation du BFU730F_XXXXX.S2P Etape2: Gain et Figure de Bruit Les coefficients de réflexion retenus à l’entrée et à la sortie serviront pour l’adaptation du transistor à l’aide de QUCS afin de vérifier les performances en Gain et en Bruit (Figure10). Fig.10 Circuits d’adaptation à l’entrée et à la sortie D’autres outils basés sur l’abaque de Smith et fournis sur Moodle peuvent aussi être utilisés. Le transistor adapté doit montrer des pertes de réflexion suffisantes comme indiqué sur le tableau suivant. Table2: Résultats de simulation de l’Amplifier Bien entendu, des compromis sont possibles pour améliorer le facteur de bruit au détriment du gain. Ce choix peut se faire à l’aide de l’abaque de Smith sur lequel on trace des cercles à gain constant et des cercles à bruit constant. L’intersection de 2 cercles donne un coefficient de réflexion réalisant les deux conditions Etape3: Polarisation A ce stade, il faut dimensionner le circuit de polarisation en choisissant les résistances adéquates capables de fixer le point de fonctionnement DC du transistor et ensuite d’ajouter les capacités de découplage et les selfs de choc ou circuits d’isolation du circuit de polarisation et de la partie RF. Etape4: Simulation du circuit complet en ajoutant tous les éléments passifs(Figure 11) Figure11. Schéma du circuit amplificateur Bien entendu les résultats précédents seront légèrement modifiés. Vous pourriez regrouper vos résultats sous forme de tableaux ou courbes qui illustrent le comportement de l’amplificateur. Il est à noter que pour améliorer davantage votre conception, vous pourriez: - Tenir compte des valeurs exactes de tous les éléments passifs et de leur tolérance. Une modélisation précise des éléments pourrait être envisagée. - Bien organiser le Layout et tenir compte de différentes discontinuités et couplages - Bien dimensionner le circuit de polarisation en effectuant une analyse DC. Dans ce cas un modèle Spice de votre transistor est nécessaire. - Utiliser les circles à gain constant ou à figure de bruit constant pour le compromis Gain/Facteur de Bruit. - Songer à la stabilité thermique en ajoutant des résistances sur l’émetteur de votre transistor. Partie III : Conception d’une antenne imprimée à 5.8 GHz La partie rayonnante du système est formée de 4 patches (Figure12). Figure12 : Réseau de 4 antennes et exemple d’élément rayonnant imprimé (patch) L’objectif de cette partie est de concevoir un patch rectangulaire alimenté par coaxial, qui sera utilisé dans le réseau à 4 radiateurs. L’antenne doit répondre aux exigencies suivantes: Fréquence de fonctionnement: F=5.8GHz (Bandwidth: 5.725 to 5.875GHz) Adaptation: S11 < 10dB @ Zo=50 Efficacité:  > 80/% Gain: G=6dBi Le substrat à utiliser est le RO4350B de Rogers Corporation. Ses paramètres sont: Partie4 CST Permittivité: r=3.66 Hauteur: h=1.524 tg: tg=0.0031 Le métal utilisé est le cuivre de conductivité 5.8 107 S/m et d’épaisseur : t=0.035mm Formules empiriques: La structure microbande à considérer est représentée par la figure 13. Figure.13 Schéme d’une antenne patch alimentée par coaxial . Les valeurs des différents paramètres peuvent être trouvées à partir des expressions empiriques présentes dans les ouvrages RF et le web. Largeur du patch: √ (1) Où : W est la largeur fixant la résistance de rayonnement du patch, r est la permittivité diélectrique relative du substrat et c=3.108 m/s est la célérité de la lumière en espace libre. Longueur Effective du patch : √ (2) Où reff est la permittivité relative effective donnée par;    ( ) (3) Longueur Physique du patch:  (4) Où L est la longueur physique et L l’allongement fictif dù à l’effet de bord.  ( )( ) ( )( ) (5) Pour des considérations pratiques, les dimensions du uploads/Ingenierie_Lourd/ hands-on-design-beam-forming-array5p8ghz.pdf