Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Ch5 execution Systèmes à Microprocesseurs Cycle Ingénieur Troisième Année Sébastien Bilavarn PoPlyotleyctehcNh ? iNceicSeoSpohpiahi-aD-pDt éInpgaértneimereientdEesleSctyrsotnèimquees-EUlencivtreornsiiqtéuedse- NUicneivSeorspithéiaCAôntetipdo ? Aliszu-rS -

Systèmes à Microprocesseurs Cycle Ingénieur Troisième Année Sébastien Bilavarn PoPlyotleyctehcNh ? iNceicSeoSpohpiahi-aD-pDt éInpgaértneimereientdEesleSctyrsotnèimquees-EUlencivtreornsiiqtéuedse- NUicneivSeorspithéiaCAôntetipdo ? Aliszu-rS - SB ilBaivlavrnarn - - C ? Ch ?? Représentation de l ? information ? Ch ?? ARM Instruction Set Architecture ? Ch ?? Accès aux données ? Ch ?? Programmation structurée ? Ch ?? Cycle d ? exécution ? Ch ?? Codage binaire ? Ch ?? Microcontrôleur ARM Cortex-M Plan PoPlyotleyctehcNh ? iNceicSeoSpohpiahi-aD-pDt éInpgaértneimereientdEesleSctyrsotnèimquees-EUlencivtreornsiiqtéuedse- NUicneivSeorspithéiaCAôntetipdo ? Aliszu-rS - SB ilBaivlavrnarn - - CExécution du processeur ARM ? Rôle de l ? unité de commande ? Cycle instruction ? Exécution pipeline PoPlyotleyctehcNh ? iNceicSeoSpohpiahi-aD- pDt éInpgaértneimereientdEesleSctyrsotnèimquees- EUlencivtreornsiiqtéuedse-NUicneivSeorspithéiaCAôntetipdo ? Aliszu- rS - SB ilBaivlavrnarn - - CRôle de l ? unité de commande ? Contrôle des accès mémoire ? Pour l ? accès aux instructions données ? Positionne les signaux nécessaires pour un accès aux instructions données en mémoire ? Décodage des instructions ? Interprétation des instructions ? Processus de transformation d ? une instruction en signaux de commande ? Contrôle de l ? unité de traitement ? Pour l ? exécution d ? une instruction ? Positionne les signaux nécessaires pour l ? exécution d ? une instruction Unité de commande Séquenceur Décodeur Reg inst Signaux de contrôle Unité de traitement Reg addr File Rd de Rn registres Rm bus B bus décal A UAL Reg dout Reg din mémoire Signaux de contrôle PoPlyotleyctehcNh ? iNceicSeoSpohpiahi-aD-pDt éInpgaértneimereientdEesleSctyrsotnèimquees-EUlencivtreornsiiqtéuedse- NUicneivSeorspithéiaCAôntetipdo ? Aliszu-rS - SB ilBaivlavrnarn - - CRôle de l ? unité de commande ? Contrôle des accès mémoire ? Accès aux instructions ? Pour l ? exécution du programme pendant la phase de recherche d ? une instruction en mémoire ? Registre d ? adresses contient l ? adresse de l ? instruction à exécuter ? Registre d ? instructions l ? instruction correspondante est renvoyée dans le registre d ? instruction pour décodage Séquenceur Décodeur Reg addr PC File de Registres ? Accès aux données ? Pendant l ? exécution d ? une instruction load store ? Registres de données Reg din Reg dout Reg inst Reg dout Reg din ? Génération des signaux ? positionne tous les signaux de contrôle mémoire nécessaire nMREQ nRW MAS registres mémoire PoPlyotleyctehcNh ? iNceicSeoSpohpiahi-aD-pDt éInpgaértneimereientdEesleSctyrsotnèimquees-EUlencivtreornsiiqtéuedse- NUicneivSeorspithéiaCAôntetipdo ? Aliszu-rS - SB ilBaivlavrnarn - - CRôle de l ? unité de commande ? Décodage des instructions ? Convertir une instruction en signaux de commande ? Le décodage consiste à transformer la représentation binaire bits d ? une instruction en signaux synchronisés ? Pour le séquencement de l ? unité de traitement Séquenceur Décodeur ? Pour le séquencement de la mémoire ? Processus complexe qui dépend de nombreux paramètres ? Type de l ? instruction traitement transfert etc ? Opérandes valeur immédiate registre registre avec décalage ? Bits du registre d ? état pour évaluation d ? une condition d ? exécution ex branchement si egal ? Mode d ? adressage ? Type de données Reg inst Unité de traitement mémoire PoPlyotleyctehcNh ? iNceicSeoSpohpiahi-aD-pDt éInpgaértneimereientdEesleSctyrsotnèimquees-EUlencivtreornsiiqtéuedse- NUicneivSeorspithéiaCAôntetipdo ? Aliszu-rS - SB