Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

vhdl Le langage VHDL Eduardo Sanchez EPFL ? Livres conseillés ? John F Wakerly Digital design th edition Prentice Hall ? Peter J Ashenden The designer's guide to VHDL rd edition Morgan Kaufmann ? Peter J Ashenden The student's guide to VHDL nd edition Mor

Le langage VHDL Eduardo Sanchez EPFL ? Livres conseillés ? John F Wakerly Digital design th edition Prentice Hall ? Peter J Ashenden The designer's guide to VHDL rd edition Morgan Kaufmann ? Peter J Ashenden The student's guide to VHDL nd edition Morgan Kaufmann ? James R Armstrong ?? F Gail Gray VHDL design Representation and synthesis nd edition Prentice Hall ? Jacques Weber ?? Maurice Meaudre Le langage VHDL Du langage au circuit du circuit au langage Masson ? Roland Airiau ?? Jean-Michel Bergé ?? Vincent Olive ?? Jacques Rouillard VHDL Langage modélisation synthèse ème édition PPUR Eduardo Sanchez CVHSIC Very High-Speed Integrated Circuits VHDL Hardware Description Language ? Langage formel pour la spéci ?cation des systèmes digitaux aussi bien au niveau comportemental que structurel ? Utilisation ? description des systèmes ? simulation ? aide à la conception ? documentation ? Caractéristiques principales ? description à plusieurs niveaux ? simulation activée par événements event-driven ? modularité ? extensibilité ? langage général fortement typé similaire à Ada Eduardo Sanchez Histoire ? Début du projet ?nancé par le DoD M US ? Contrat pour Intermetrics IBM et Texas ? Version dans le domaine public ? Standard IEEE VHDL- ? Nouvelle version du standard VHDL- ? Nouvelle version du standard VHDL- ? Nouvelle version du standard VHDL- Eduardo Sanchez CEntité et architecture ? VHDL nous intéresse en tant que langage pour la description simulation et synthèse des systèmes digitaux ? Au plus haut niveau d'abstraction un système digital est vu comme une bo? te noire dont on conna? t l'interface avec l'extérieur mais dont on ignore le contenu ? En VHDL la bo? te noire est nommé entité entity ? Une entité doit toujours être associée avec au moins une description de son contenu de son implémentation c'est l'architecture architecture A C B entité Eduardo Sanchez Structure d'un programme VHDL library ieee use ieee stdlogic all déclaration des entrées sorties entity toto is port end toto nom de l'entité déclarations de l'architecture corps de l'architecture architecture test of toto is begin end test nom de l'architecture Eduardo Sanchez Carchitecture Exemple signal processus entité a b c aopb opb - moinsb op clk reset Eduardo Sanchez ? Les entrées sorties du système sont les ports de l'entité ? Chaque composant interne du système sera un processus process de l'architecture ? Une architecture est un ensemble de processus ? Les processus s'exécutent en parallèle ? Les processus de l'architecture sont interconnectés par le biais des signaux signal ? Quelques notes sur la syntaxe d'un programme VHDL ? pas de di ?érentiation entre majuscules et minuscules ? format libre ? toute phrase termine par un point virgule ? le début d'un commentaire est signalé par un double trait ??-- ? Le commentaire termine avec la ?n de ligne Eduardo Sanchez Cbibliothèque IEEE entité architecture library ieee use ieee stdlogic all use ieee stdlogicunsigned all entity exemple is port a b in stdlogicvector downto op clk reset in std logic c out stdlogicvector downto end