Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Chapitre i microprocesseur 6809 gsea12013 pdf

Introduction chapitre Microprocesseur Conception des systèmes à Microprocesseurs A Cherkaoui CPlan Architecture du microprocesseur architecture externe architecture interne le schéma fonctionnel l'UAL l'accumulateur ? Introduction au jeu d'instructions du microprocesseur la pile Les interruptions Les mémoires Les interfaces le P I A Interface parallèle le P T M Compteur programmable l'A C I A Interface série Conception des systèmes à Microprocesseurs CArchitecture du microprocesseur ? Le microprocesseur est un processeur bits orienté bits ? Il est fabriqué en technologie MOS canal N ? bo? tier DIL broches Il est monotension V ? E est rythmé par une horloge externe MHZ ? adapté multiprocesseur ? synchronisé par une horloge extérieure ? Compatibilité complète entre les versions Conception des systèmes à Microprocesseurs CArchitecture du microprocesseur Le bus des données bits Do à D charge TTL et entrées de circuits CMOS Bus en logique états Le bus des adresses bits A à A Bus en logique états validées sur le front montant de Q Le bus de contrôle La broche Read Write Validée sur le front montant de Q Conception des systèmes à Microprocesseurs CArchitecture du microprocesseur Les lignes d'état du bus conna? tre l'état du microprocesseur à tout moment BA Bus available et BS Bus state ? er cas Le microprocesseur gère les bus d'adresses et de données ? ème cas reconnaissance d'int pendant cycles Vect Reset NMI IRQ SW ? ème cas Il attend la synchro sur une des lignes d'interruption Les bus HZ ? Dernier cas niveau bas sur HALT contrôleur de DMA Les bus HZ La ligne BA au niveau haut indique que les bus sont en haute impédance Conception des systèmes à Microprocesseurs CArchitecture du microprocesseur Broche d'initialisation RESET Un niveau bas x cycles d'horloge réinitialisation complète du circuit ? l'instruction en cours est arrêté ? le registre de pagination DP est mis à zéro ? les interruptions IRQ et FIRQ sont masquées ? l'interruption non masquable NMI est désarmée ? Le PC est initialisé avec le contenu des vecteurs d'initialisation qui se trouvent aux adresses FFFE et FFFF Ce contenu représente l'adresse du début du programme qui sera exécuté par le microprocesseur Conception des systèmes à Microprocesseurs CArchitecture du microprocesseur la broche HALT Arrêt du microprocesseur BA BS Dans ce cas les demandes d'interruption IRQ et FIRQ sont inhibées les demandes d'accès direct DMA à la mémoire sont autorisée les demandes d'interruptions RESET et NMI sont prises en compte mais leur traitement est di ?éré les broches d'interruption NMI No Masquable Interrupt IRQ Interrupt Request FIRQ Fast Interrupt Request Entrées d'horloge XTAL et EXTAL Extension crystal Qout est en quadrature avec Eout horloge Conception des systèmes à Microprocesseurs Les données sont lues ou écrites sur le front descendant de Eout Les adresses sont correctes à partir du front montant de Qout CArchitecture du microprocesseur Broches complémentaires du bus de contrôle MRDY Memory ready Allonger Eout de multiple de un quart de cycle max cycles pour syst lents DMA BREQ Direct Memory Acces Bus Request -l'accès direct ou