Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Cours micro Architecture interne des microprocesseurs version PHY Alain Greiner CObjectif Avertissement On souhaite appliquer les di ?érentes techniques de circuiterie numérique synchrone présentées dans le cours à la réalisation d ? un petit microprocess

Architecture interne des microprocesseurs version PHY Alain Greiner CObjectif Avertissement On souhaite appliquer les di ?érentes techniques de circuiterie numérique synchrone présentées dans le cours à la réalisation d ? un petit microprocesseur bits Le jeu d ? instruction du processeur P est inspiré de celui du processeur MIPS R mais il est TRES fortement simpli ?é pas de traitements sur les octets - pas de traitement des interruptions - pas de traitement des exceptions - pas de mode protégé - pas de mémoire virtuelle - pas de caches L ? architecture microprogrammée proposée ci-dessous est FORTEMENT sous- optimale par rapport aux techniques d ? architecture pipe-line et super-scalaire utilisées dans les microprocesseurs actuels ? PHY Alain Greiner CPrincipe des processeurs programmables donnée ou instruction CK Etat Processeur programmable adresse Programme Données La mémoire est un tableau dans lequel le processeur peut lire ou écrire Chaque case peut contenir un mot ? par exemple un mot bits La mémoire contient à la fois le programme à exécuter et les données On suppose que toute lecture ou écriture prend un cycle PHY Alain Greiner CLes registres du processeur P Il y a registres visibles du programmeur ?? PC registre bits contenant l ? adresse de la prochaine instruction à exécuter ?? A A A A registres accumulateurs bits contenant des résultats de calcul intermédiaires L ? exécution d ? une instruction a pour e ?et de modi ?er la valeur d ? un ou de plusieurs registres PHY Alain Greiner ? CJeu d ? instructions du processeur P ? op Ai Aj Ak Ai Aj op Ak PC PC opération entre registres ? opi Ai Aj imd Ai Aj op imd PC PC opération avec opérande immédiat ? lw Ai imd Aj Ai M Aj imd PC PC lecture d ? un mot en mémoire ? sw Ai imd Aj M Aj imd Ai PC PC écriture d ? un mot en mémoire ? bne Ai imd PC PC si Ai branchement conditionnel PC PC imd sinon PHY Alain Greiner CFormat des instructions du processeur P Toutes les instructions sont codées sur bits L ? instruction est codée sur champs ?? CODOP bits type de l ? instruction ??R bits numéro premier registre source ??S bits numéro deuxième registre source ??T bits numéro registre destination ?? IMD bits opérande immédiat COP R S T IMD PHY Alain Greiner CExécution des instructions Les instructions du programme sont exécutées séquentiellement mais une instruction élémentaire a besoin de plusieurs cycles pour s ? exécuter ? Exemple instruction lw Ai Aj imd lecture de l ? instruction en mémoire M PC cycle décodage de l ? instruction cycle calcul de l ? adresse ad Aj Imd cycle lecture de la donnée en mémoire M ad cycle rangement de la donnée dans le registre Ai cycle incrémentation du registre PC PC cycle temps instruction i PHY instruction i instruction i Alain Greiner CArchitecture Interne du processeur P Reset Ck Partie contrôle séquenceur commandes indicateurs Partie opérative