Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Poly mp ch7 L ? ACIA INTERFACE SERIES ACIA L ? ACIA Asynchronous Communications Interface Adapter est le coupleur de périphérique qui permet de réaliser la liaison entre le microprocesseur et ses périphériques L ? ACIA communique avec le microprocesseur p

L ? ACIA INTERFACE SERIES ACIA L ? ACIA Asynchronous Communications Interface Adapter est le coupleur de périphérique qui permet de réaliser la liaison entre le microprocesseur et ses périphériques L ? ACIA communique avec le microprocesseur par l ? intermédiaire des bus de Données bits Adresses lignes Contrôle Les dialogues avec la périphérie sont assurés par une ligne de transmission et une de réception Trois broches de contrôle assurent la synchronisation des transferts La programmation de l ? ACIA est fonction de La vitesse de transmission Le format du mot envoyé Le périphérique connecté I ORGANISATION DE L ? ACIA Organisation interne de l ? ACIA L ? ACIA comprend registres internes bits accessibles à l ? utilisateur TDR Transmit Data Register registre de transmission à écriture seule il contient le mot à émettre bits RDR Recive Data Register registre de réception à lecture seule il reçoit le mot bits en provenance de la périphérie CR Control Register Registre de contrôle à écriture seule il contient les paramètres de fonctionnement bits en transmission et en réception A FAKKAR CL ? ACIA SR Statut Register Registre d ? état à lecture seule il contient les informations bits sur les opérations en cours Organisation externe de l ? ACIA L ? ACIA se présente sous la forme d ? un bo? tier DIL Dual In Line broches mono-tension V E CS CS CS RS RXDA TA CTS DCD RXCLK T XCLK R W A CIA a Liaisons avec le microprocesseur T XDA TA RTS IRQ D D D D D D D D Bus de données D D ? D Ces lignes bi-directionnelles sont directement reliées au bus du Elles assurent l ? échange de données entre le microprocesseur et l ? ACIA Bus des adresses CS CS et CS Chip Select line Ces trois entrées permettent de sélectionner le bo? tier ACIA RS Register Select line Cette entrée permet de sélectionner les registres internes octets mémoires Bus de contrôle E Enable line Signal d ? activation des échanges R W Read Write Lecture-écriture IRQ Interrupt ReQuest line Relié à IRQ FIRQ ou NMI du cette sortie permet d ? interrompre le microprocesseur b Liaison avec la périphérie A FAKKAR C Lignes de transfert L ? ACIA TxD Transmitted Data line Ligne de transmission de données Cette sortie assure la transmission de données RxD Receive Data line Ligne de réception de données Cette entrée réceptionne les données série en provenance de la périphérie Lignes de contrôle RTS Request To Send Sortie demande d ? émission elle permet de piloter un périphérique ou un MODEM CTS Clear To Send Entrée inhibition de l ? émetteur elle permet le contrôle automatique de la ?n de transmission par un MODEM Non utilisée elle doit être au niveau bas DCD Data Carrier Detect Entrée perte de la porteuse de donnée elle permet le contrôle de la réception Non utilisée elle doit être au niveau bas Lignes d ? horloges TxCk Transmit Clock Entrée d ?