Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

M2 aii ia922 corrige 1 Université Abou Bekr Belka? d ?? Faculté de Technologie Département de GEE M Auto Epreuve ?nale IA Corrigé Questions de cours pts Indiquez pour chacune des expressions suivantes quel terme lui correspond dans la liste suivante FPGA

Université Abou Bekr Belka? d ?? Faculté de Technologie Département de GEE M Auto Epreuve ?nale IA Corrigé Questions de cours pts Indiquez pour chacune des expressions suivantes quel terme lui correspond dans la liste suivante FPGA PLA circuit logique PROM ou programme exécutable Un PLD avec une matrice AND ?xe et une matrice OR programmable est PROM Le dispositif logique programmable complexe composé de CLB Con ?gurable Logic Bloc est FPGA Un langage HDL est un langage de programmation qui sert à donner naissance à un circuit logique Dispositifs logiques programmables plutôt combinatoires que séquentiels PLA Exercice pts Donner la table des états de ce circuit séquentiel sachant qu ? il démarre à partir de l ? état initial Q Q Q CUniversité Abou Bekr Belka? d ?? Faculté de Technologie Département de GEE M Auto Epreuve ?nale IA Corrigé Exercice pts Compléter le programme VHDL correspondant au circuit ci-dessous Sel A S B S S MUX D O CLK Library ieee Use ieee stdlogic all Entity exercice is Port A in stdlogic B in stdlogic SEL in stdlogic CLK in stdlogic O out stdlogic End exercice Architecture behav of exercice is Signal S S S stdlogic begin CUniversité Abou Bekr Belka? d ?? Faculté de Technologie Département de GEE M Auto Epreuve ?nale IA Corrigé S A xor B S A and B Process SEL begin if SEL ? ? then S S else S S end if end process process CLK S begin if CLK'event and CLK ? ? then O S end if end process end behv C