Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Filière : AII Niveau : TS Epreuve théorique : Examen de passage Juillet 2014 1

Filière : AII Niveau : TS Epreuve théorique : Examen de passage Juillet 2014 1 /11 Office de la Formation Professionnelle et de la Promotion de Travail Direction Recherche et Ingénierie de la Formation Examen de passage, Formation initiale Session juin 2014 Filière : Automatisation et instrumentation industrielle Epreuve : théorique Niveau : Technicien spécialisé Durée : 4H Barème : /40 Corrigé Barème EXERCICE1 :3points 1-D’après la loi de diviseur de tension : UEF=E’(R/R+2R)=1V 2-D’après la loi d’ohm : I0= (E-E’)/R0 avec R0=R+RBC+R et RBC=R//R//2R RBC=(R/2)//2R=2R/5 R0=2R+2R/5=12R/5 I0=5R (E-E’)/12 A.N : I0=0,83A 3-I’=I’’-I0 avec I’’représenté ci-dessous : I’’=E’/3R=1A I’=1A-0,83A=0,17A (I’ dirigé de F vers D) 4- D’après la loi de diviseur de courant entre B et C : /0,5 /0,5 /1 Filière : AII Niveau : TS Epreuve théorique : Examen de passage Juillet 2014 2 /11 On a donc: i1= (G1/GBC)xI0=(RBC/R)xI0 i1=i3=2I0/5=0,33A De meme: i2= (G2/GBC)xI0=(RBC/2R)xI0 i2=I0/5=1A/6=0,17A On vérifie bien entendu la loi des nœuds en B: I0=i1+ i2+ i3 /1 EXERCICE2 :3points F 1-Schéma électrique : 2-L’impédance du circuit :u=ZTxI ZT=u/I A.N :ZT=12/0,24 ZT=50Ω 3-Valeur de la résistance : UR=RxI R=UR/I A.N : R=9,6/0,24 R=40Ω 4-Expression littérale de l’impédance :ZT= R2+(1/Cω)2 5-Impédance du condensateur : De l’expression précédente on déduit :ZT 2=R2+ZC 2 ZC= ZT 2-R2 A.N :ZC= 502-402 ZC=30Ω -Valeur de la capacité du condensateur : ZC=1/Cω C=1/ZCω A.N :C=1/30x314 C=106µF /0,5 /0,5 /0,5 /0,5 /0,5 /0,5 Filière : AII Niveau : TS Epreuve théorique : Examen de passage Juillet 2014 3 /11 EXERCICE3 :4points 1-Is=Eg/(Rg+Ru) Ai=Is/Ie=1 2- 3-Ze=R 4-Ie=Eg/Rg+R=VAB/R 5- 6- /0,5 /0,5 /0,5 /0,5 /1 /1 Filière : AII Niveau : TS Epreuve théorique : Examen de passage Juillet 2014 4 /11 Source de courant ou générateur de courant commandé par la tension Eg EXERCICE4 :3points 1- Ve=5V  V1=0 V. Si Ve=0V  V1=5V (porte NAND montée en inverseuse, alim 5V) 2- Ve=0V  V1=5V  transistor saturé 3- VCC= VRc + VLED + VCEsat , VRc = Rc x Ic D’où : RcIc = VCC - VLED – VCEsat  RC = (Vcc – VLED – VCEsat) / IC AN : Rc = ( 12 – 2 – 0,3 ) / 20.10-3 = 485mA 4-IBsat= ICsat/min = 20.10-3 / 120 = 166 A (166.10-6 A) Loi des mailles : V1 = Rb IBsat + VBEsat  Rb = (V1 – VBEsat)/IBsat = (5-0,7)/ 166.10-6 Rb = 25,9 k 5- Ib’ = 1,5 x 166.10-6 = 249 A le nouvel Rb vaut donc : Rb= (5-0,7)/249 A = 17,2 k 6- /0,5 /0,5 /0,5 /0,5 /0,5 /0,5 EXERCICE5 :4points Filière : AII Niveau : TS Epreuve théorique : Examen de passage Juillet 2014 5 /11 1- Vref1 = (R1 + R2) * Vcc R1 + R2 + R3 2-Vref2 = R1 * Vcc R1 + R2 + R3 3-Vref1 = (R + R) * Vcc = 2 Vcc = 8V R + R + R 3 Vref2 = R * Vcc = Vcc = 4V R + R + R 3 4- Ve < Vref1  Vs1 = 12V Ve < Vref2  Vs2 = 0V . Ve > Vref1  Vs1 = 0V Ve > Vref2  Vs2 = 12V. 5- Ve < Vref2 Vs3 =0V Vref2 < Ve < Vref1 Vs3 = 12V Ve > Vref1 : Vs3 = 0V. Vs1 Vs2 Vs3 0 0 0 0 Vcc 0 Vcc 0 0 Vcc Vcc Vcc /0,5 /0,5 /1 /1 /1 EXERCICE6 :4points 1-L’angle d’amorçage est : α=φ1+φ2 avec φ1=arctan(Rt/XC) Ou Rt=Rv+Rprot=10x103+3,3x103 Rt=3,3KΩ Il est à noter que la résistance de charge Rc(10Ω) est négligeable par rapport à Rt(13,3KΩ). Ainsi : /2 Filière : AII Niveau : TS Epreuve théorique : Examen de passage Juillet 2014 6 /11 Nous avons : Alors :α=26,6°+10,9°=37,5° Le temps de retard à l’amorçage(td) est donc :td= (1/60)x37,5° /360°=1,73ms L’angle de conduction pour chaque alternance : ϴ= 180° -α ϴ= 180° -37,5°=142,5° /2 EXERCICE7 :4points 1-L’entrée (-) de l’AOP est une masse virtuelle car ε=0 ; on a donc :I0=a0Uref/16R I1=a1Uref/8R ; I2=a2Uref/4R; I3=a3Uref/2R 2-Théorème de superposition: I=I3+I2+I1+I0= + + + = (8a3+4a2+2a1+a0) /0,5 /1 Filière : AII Niveau : TS Epreuve théorique : Examen de passage Juillet 2014 7 /11 3-US= -RI= -R (8a3+4a2+2a1+a0)= - (8a3+4a2+2a1+a0) 4-Q= -Uref/16=12/16=0,75V On sait que US=N(10)xQ donc N(10)=US/Q=5/0,75=6,67 Om prend N(10)=7 soit N(2)=0111 /1 /0,5 EXERCICE8 :4points 1-Le nombre de broches est :20(lignes d’adresses)+8(lignes de données)+1(R//W)+1(/CS)+2(lignes d’alimentation)=32 2-capacité=220x 8=1MégaOctets=8Mégabits 3- /1 /1 /2 Filière : AII Niveau : TS Epreuve théorique : Examen de passage Juillet 2014 8 /11 EXERCICE9 :5points A B C D R 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 1 0 1 1 1 0 0 0 1 0 1 1 1 2- R=BD+BC+CD 3- R=BD+BC+CD - R=BD. BC.CD /2 /2 Filière : AII Niveau : TS Epreuve théorique : Examen de passage Juillet 2014 9 /11 EXERCICE10 :3points 1-C’est un circuit séquentiel synchrone car toutes les bascules sont attaquées par le même signal d’horloge. 2-Le modulo N 24=16. 3- J0=K0=1 /1 /0,5 /0,5 /2 EXERCICE11 :3points 1-RA0 à RA4 : PORTA RB0 à RB7 : PORTB Vss etVdd : Alimentation /MCLR : Reset Osc1 et Osc2 : Quartz /1 Filière : AII Niveau : TS Epreuve théorique : Examen de passage Juillet 2014 10 /11 2-Programme en assembleur : LIST p=16F84A #include <p16F84A.inc> __CONFIG 0X3FF1 ORG .0 BSF STATUS,RP0 CLRF TRISA BSF TRISB,2 BCF STATUS,RP0 TST BTFSS PORTB,2 GOTO TST BSF PORTA,2 END /2 Filière : AII Niveau : TS Epreuve théorique : Examen de passage Juillet 2014 11 /11 ANNEXE uploads/Litterature/ cor-aii-pas-27062014.pdf