Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Mémoire 1 Les éléments de mémorisation Introduction Les bascules Les registres

Mémoire 1 Les éléments de mémorisation Introduction Les bascules Les registres Mémoire 2 Objectifs • Définir les éléments de base de la mémorisation. Mémoire 3 Introduction Horloge D Q Q Nous allons envisager un circuit capable de mémoriser une information. C ’est à dire que le dispositif doit être capable d ‘ enregistrer, de conserver et de restituer l ’information. Entrées Sorties Mémoire 4 Introduction Horloge D Q Q D Voici la variation de l ’entrée du dispositif dans le temps. Mémoire 5 Introduction Horloge D Q Q D Q Mémoire 6 Introduction Horloge D Q = Prend la valeur de l ’entrée D Q D Q Je prends une photo (je mémorise) Mémoire 7 Introduction Horloge D Q Q D Q La sortie est insensible aux variations de l ’entrée. Mémoire 8 Introduction Horloge D Q Q D Q Mémoire 9 Introduction Horloge D Q Q D Q Mémoire 10 Introduction Horloge D Q Q D C Q Période d’horloge Mémoire 11 Les bascules C D Q Q La figure montre une bascule D réalisée avec des portes NOR. Une porte NOR agit comme un inverseur si l'autre entrée est nulle. Donc, la paire de portes NOR montées en opposition enregistre la valeur de l'état sauf si l'entrée d'horloge, C, est à 1, auquel cas la valeur de l'entrée D remplace la valeur de Q et est enregistrée. La valeur de l'entrée D doit être stable lorsque le signal d'horloge C passe de 1 à 0. Mémoire 12 Les bascules D C Q La figure donne le fonctionnement d'une bascule D en supposant que la sortie Q prend immédiatement la valeur de l'entrée D. Le temps minimum pendant lequel l'entrée doit être valide avant le front d'impulsion est appelé temps d'établissement ; le temps minimum après le front d'impulsion est appelé temps de maintien. Mémoire 13 Les bistables Mémoire 14 Les bistables Mémoire 15 Les bistables Si la porte ne filtre pas les gens …. Mémoire 16 Les bistables Mémoire 17 Les bistables Avec un système de portes bloquantes. Mémoire 18 Les bistables Une seule information est mémorisée. Mémoire 19 Les bistables Mémoire 20 Les bistables D C Q Bascule D D C Q Bascule D Q Q D C Q tps d'établissement tps de maintien Mémoire 21 Les bistables D C Q Bascule D D C Q Bascule D Q Q La figure montre un bistable D avec un déclenchement sur front descendant. La première bascule appelée le maître, est ouverte et suit l’entrée D lorsque l'entrée d'horloge, C, est à 1. Lorsque l'entrée d'horloge, C, chute, la première bascule est fermée, mais la deuxième bascule, appelée l'esclave, est ouverte et prend son entrée dans la sortie de la bascule maître. Mémoire 22 Les bistables D C Q tps d'établissement tps de maintien La figure donne le fonctionnement d'un bistable D déclenché par front d'impulsion descendant, en supposant que la sortie était initialement à 0. Lorsque l'entrée d'horloge C passe à 1 à 0, la sortie Q enregistre la valeur de D. Mémoire 23 Les bistables Q Q D C Q D C Q Bascule D Mémoire 24 Les bistables Q Q D C Q D C Q Bascule D Mémoire 25 Les bancs de registres Une structure primordiale de notre chemin de données est le banc de registres. Il est constitué d’un ensemble de registres, et l’on peut lire ou écrire dans un registre en fournissant son numéro dans le banc (adresse). Nous allons étudier la mise en œuvre des ports de lecture et des ports d’écriture.. Les registres et bancs de registres fournissent le bloc de construction pour les petites mémoires. Les mémoires de grande taille sont construites soit à partir de SRAM (Static Random Access Memories) soit à partir de DRAM (Dynamic Random Access Memories). Mémoire 26 Les bancs de registres Registre lecture numéro 1 Registre lecture numéro 2 Registre écriture Donnée à écrire Ecrire Donnée lue 1 Donnée lue 2 La figure montre un banc de registres avec 2 ports de lecture et 1 port d’écriture. Puisque la lecture d’un registre ne modifie aucun état, nous avons uniquement besoin de fournir un numéro de registre en entrée et la donnée sera la donnée contenue dans ce registre. Pour l’écriture nous avons besoin d’une entrée de contrôle supplémentaire (Écrire). Mémoire 27 Registre lecture numéro 1 Registre lecture numéro 2 Donnée lue 1 Donnée lue 2 Réalisation des ports de lecture Registre 0 Registre 1 Registre .. Registre n Les deux ports de lecture pour un banc de registres à n registres peuvent être réalisés avec une paire de multiplexeurs à n entrées ayant chacun une largeur de 32 bits. le signal de numéro du registres à lire est utilisé comme un signal de sélecteur du multiplexeur. Mémoire 28 Réalisation des ports d'écriture Registre 0 C D Registre 1 C D Registre n-1 C D Registre n C D . . . 0 1 Décodeur n pour 1 n-1 n . . . . . . Écrire Numéro de registre Donnée de registre Les ports d'écriture pour un banc de registres est réalisé avec un décodeur, qui combiné avec un signal d'écriture génère l'entrée C des registres. Les trois entrées subiront des contraintes sur le temps d'établissement et de maintien afin d'assurer que la donnée écrite dans le banc de registre soit correcte. Mémoire 29 Réalisation des ports d'écriture Registre 0 C D Registre 1 C D Registre n-1 C D Registre n C D . . . 0 1 Décodeur n pour 1 n-1 n . . . . . . Écrire Numéro de registre Donnée de registre Mémoire 30 La SRAM SRAM 32K*8 Adresse Dentrée7-0 15 8 8 Dsortie7-0 Sélection puce Autorisation sortie Autorisation écriture E Autoriser S E Autoriser S E Autoriser S E Autoriser S Sélection 0 Donnée 0 Sélection 1 Donnée 1 Sélection 2 Donnée 2 Sélection 3 Donnée 3 Sortie 1) 2) Mémoire 31 Structure de base d'une SRAM Bascule D C D Autor. Q Bascule D C D Autor. Q Bascule D C D Autor. Q Bascule D C D Autor. Q Dsortie 1 Dentrée 1 Bascule D C D Autor. Q Bascule D C D Autor. Q Bascule D C D Autor. Q Bascule D C D Autor. Q Dsortie 0 Dentrée 0 Autorisation écriture Adresse Décodeur 2 pour 4 Mémoire 32 Organisation d'une SRAM 32k*8 512*64 SRAM 512*64 SRAM 512*64 SRAM 512*64 SRAM 512*64 SRAM 512*64 SRAM 512*64 SRAM 512*64 SRAM Décodeur 9 pour 512 Mux Mux Mux Mux Mux Mux Mux Mux Adresse 5-0 Adresse 14-6 512 64 Dsortie7 Dsortie6 Dsortie5 Dsortie4 Dsortie3 Dsortie2 Dsortie1 Dsortie0 Mémoire 33 Une DRAM 4M*1 Décodeur de ligne 11 pour 2048 Réseau 2048*2048 Bascule de colonne Mux Adresse 10-0 Ligne de mots Transistor de passage Condensateur Ligne de bits Mémoire 34 Une cellule DRAM Ligne de mots Transistor de passage Condensateur Ligne de bits uploads/Management/ les-elements-de-memorisation.pdf