Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

MINISTERE DE L’ENSEIGNEMENT SUPERIEUR ET DE LA RECHERCHE SCIENTIFIQUE UNIVERSIT

MINISTERE DE L’ENSEIGNEMENT SUPERIEUR ET DE LA RECHERCHE SCIENTIFIQUE UNIVERSITE MOULOUD MAMMERI DE TIZI-OUZOU FACULTE DE GENIE ELECTRIQUE ET DE L’INFORMATIQUE DEPARTEMENT D’ELECTRONIQUE Mémoire de fin d’études En vue d’obtention du diplôme d’ingénieur d’Etat en ELECTRONIQUE Option : COMMUNICATION Thème CONCEPTION ET REALISATION D’UNE PLATEFORME D’ACQUISITION RECONFIGURABLE A BASE D’UN CIRCUIT FPGA Promotion : 2010-2011. Dirigé par : Présenté par : Mr. M.LAGHROUCHE Mr. AIT BENALI M’hand Mr. N.DERGUINI Mr. AIT BENALI Abdelghali Remerciements Arrivé au terme de ce travail nous tenant à exprimer nos plus sincères remerciements à nos promoteurs Mr M. Mountassar, Mr M. Laghrouche, Mr N. Derguini pour leur conseilles et orientations. On remercie l’équipe MEMS du centre du développement des technologies avancées CDTA, Mr M. Barchich pour sa disponibilité au niveau du laboratoire maquette et Mr Ben fdila pour avoir mis à notre disposition le matériels du laboratoire microélectronique. Sommaire Introduction générale……………............................................................................... Chapitre I : Généralité sur la chaine d’acquisition I.1.Introduction………………………………………………………………………... I.2.Les capteurs………………………………………………………………………... I.2.1. définition………………………………………………………………………... I.2.2. classification des capteurs……………………………………………………...... I.2.2.1.Capteurs actif………………………………………………………………....... I.2.2.2.Capteurs passif……………………………………………………………….... I.2.2.3.Capteurs composites. Corps d’épreuve………………………………………. I.2.3.Capteurs intégrés……………………………………………………………….. I.2.4.Caractéristiques statiques d’un capteur………………………………………… I.2.4.1.fidelité-justesse –précision……………………………………………………... I.2.3.2.Resolution……………………………………………………………….……... I.2.4.3.Sensibilité……………………………………………………………………… I.2.4.4.Finesse………………………………………………………………………… I.1.4.5.Linearité……………………………………………………………………….. I.3.Conditionneur associe……………………………………………………… I.3.1. Conditionneurs de capteurs actifs………………………………………………... I.3.1.1. Capteur source de tension………………………………………………...……. I.3.1.2. Capteur source de courant……………………………………………...…….... I.3.1.3.Capteur source de charge…………………………………………………….. I.3.2.Conditionneurs de capteur passif………………………………………………. I.3.2.1.Montage potentiométrique…………………………………………………… I.3.2.2.Montage en pont……………………………………………………………... I.3.2.3.Montage oscillant……………………………………………………………. 1 1 2 2 2 3 3 3 4 5 5 6 6 6 7 7 7 8 8 8 9 10 10 11 12 I.4.Le multiplexage………………………………………………………………….. I.4.1.Descreption du multiplexeur analogique………………………………………. I.5.La conversion analogique numérique……………………………………………. I.5.1.Définition………………………………………………………………………. I.5.2.Echantillonnage………………………………………………………………… I.5.2.1.Théorie de Shannon………………………………………………………….. I.5.2.2.Echantillonnage et maintient…………………………………………………. I.5.2.3.Repeliement du spectre………………………………………………………. I.5.2.4.Filtre anti-repliement…………………………………………………………. I.5.3.La quantification……………………………………………………………….. I.5.4.Les convertisseurs analogiques numériques………………………………….... I.5.4.1.Caracteristiques des convertisseurs analogiques numériques………………... I.5.4.2.Le convertisseur à approximations successives……………………………… I.5.4.3.Le choix d’un convertisseur analogique numérique…………………………. I.6.Conclusion……………………………………………………………………….. Chapitre II : Les circuits logiques programmables ASICs et PLD. II.1.Introduction…………………………………………………………………………. II.2.Les ASICs…………………………………………………………………………… II.2.1.Classification des ASICs………………………………………………………….. II.2.1.1. Les circuits personnalisés…………………………………………………….... II.2.1.1.1. Les circuits à la demande…………………………………………………….. II.2.1.1.2. Les circuits à base de cellules………………………………………………... II.2.1.1.2.1. Les cellules précaractérisées……………………………………………….. II.2.1.1.2.2. Les circuits à base de cellules compilées…………………………………... II.2.2. Les circuits semi-personnalisés…………………………………………………... II.2.2.1. Les circuits prédiffusés…………………………………………………………. II.2.2.1.1. Les circuits prédiffusés classiques…………………………………………… 13 13 13 13 14 14 14 15 15 16 17 17 18 18 19 20 20 21 21 21 21 21 22 22 22 22 II.2.2.1.2 Les ASICs structurés………………………………………………………….. II.3. Les circuits programmables PLD…………………………………………………... II.3.1. La PROM…………………………………………………………………………. II.3.2. Les PLA…………………………………………………………………………… II.3.3. Les PAL…………………………………………………………………………… II.3.4 .Les EPLD…………………………………………………………………………. II.3.5 Les FPGA (LCA)………………………………………………………………….. II.3.5.1.Architecture générale des FPGAs………………………………………………. II.3.5.1.1.Les éléments Logiques CLB………………………………………………..... II.3.5.1.2.Les éléments d’entrée /sortie (IOB)…………………………………………… II.3.5.1.3.Les éléments de mémorisation………………………………………………… II.3.5.1.4.Les éléments de routage………………………………………………………. II.3.5.1.5.Les éléments de contrôle et d’acheminement des horloges………………….. II.3.5.2. Les familles des FPGAs de XILINX…………………………………………… II.3.5.2.1. La famille VIRTEX-II………………………………………………………… II.3.6.1.1.Architecture interne d’un circuit VIRTEX-II………………………………… II.4.Conclusion…………………………………………………………………………… Chapitre III : Réalisation pratique de la plateforme d’acquisition III.1. Introduction………………………………………………………………………… III.2.La partie analogique………………………………………………………………… III.2.1.Carte de multiplexage et conversion analogique numérique…………………….. III.2.1.1.Présentation de l’ADC0809……………………………………………………. III.2.2.Carte de conditionnement du capteur de température LM335……………………… III.2.3.Carte de conditionnement du capteur de pression MPX5100……………………. III.2.4.Le sonomètre ……………………………………………………………………. III.2.4.1.Principe de fonctionnement……………………………………………………. III.2.4.1.2.Le capteur sonore (microphone)…………………………………………….. 22 23 23 24 24 25 25 26 27 27 27 28 29 29 29 30 31 32 32 32 33 35 36 37 38 38 III.2.4.1.3.Correspondance entre le niveau de tension de microphone et le niveau Sonore……………………………………………………………………………………. III.2.4.1.4.Amplification et filtrage……………………………………………………… III.2.4.1.5.Détecteur d'amplitude…………………………………………………………… III.2.4.1.6.Le suiveur…………………………………………………………………………. III.2.5.Carte d’alimentation……………………………………………………………….. III.3.La partie numérique…………………………………………………………………… III.3.1.Principe de fonctionnement d’une liaison série RS232……………………………… III.3.2.Module de liaison série UART…………………………………………………….. III.3.2.1.Le module de réception………………………………………………………………. III.3.2.2.Le module de transmission……………………………………………………… III.3.2.3.La description VHDL de l’UART………………………………………………. III.3.2.4.Simulation du fonctionnement de l’UART……………………………………. III.3.2.5.Schéma de l’UART……………………………………………………………….. III.3.2.6.Vu interne de l’UART……………………………………………………………… III.4.Application de visualisation sur PC…………………………………………………….. III.5.Conclusion …………………………………………………………………………… Conclusion générale…………………………………………………………………….... Bibliographie.................................................................................................................. Annexe 1 : le Language VHDL……………………………………………………………… Annexe 1 : le navigateur de projet ISE8.1.i…………………………………………….. Annexe 1 : acquisition de données avec Labview……………………………………….. Annexe 1 : Datasheet…………………………………………………………………….. 38 38 38 39 39 40 41 41 42 42 43 50 51 51 52 53 54 55 56 60 67 73 Liste des figures Figure I.1 : Schémas synoptique d’une chaine d’acquisition……………………………... Figure I.2 : effets physiques de base des capteurs actifs………………………………….. Figure I.3 : Principes physiques et matériaux……………………………………………... Figure I.4 : Structure d’un capteur composite…………………………………………….. Figure I.5: Structure générale d’un capteur……………………………………………….. Figure I.6 : Exemple de linéarisation de caractéristiques…………………………………. Figure I.7: Modèle du capteur source de tension…………………………………………. Figure I.8:............................................................................................................................. a) Montage suiveur b) amplificateur opérationnel. c) amplificateur d’instrumentation Figure I.9:…………………………………………………………………………………... a) Modèle du capteur type source de courant b) Convertisseur courant-tension Figure I.10 : Modèle du capteur type source de charge………………………………….... Figure I.11: Amplificateur de charge……………………………………………………….. Figure I.12: Modèle du montage potentiométrique………………………………………... Figure I.13: Modèle du montage potentiométrique……………………………………….... Figure I.14 : Montages en pont dans le cas d’impédances complexes…………………….. Figure I.15 : montage en pont………………………………………………………………. Figure I.16 : Montage astable à circuit R-C………………………………………………... Figure I.17 : Principe d’échantillonnage d’un signal analogique………………………….. Figure I.18: Principe de fonctionnement d’un échantillonneur bloqueur………………….. Figure I.19: Echantillonnage provocant le repliement du spectre………………………….. Figure I.20: Utilisation d’un filtre en amont de l’échantillonneur………………………… Figure I.21: Gabarit idéal du filtre anti-repliement……………………………………….. Figure I.22: Quantification d’un signal analogique………………………………………. Figure I.23: Principe de l’approximation successive…………………………………….. 2 3 4 5 5 7 8 8 9 9 9 10 10 11 11 13 14 15 15 16 16 17 18 Figure II.1 : classification des circuits logiques programmables……………………………. Figure II.2 : classification des PLDs……………………………………………………….. Figure II.3 : architecture d’une PROM……………………………………………………. Figure II.4 : architecture d’un PLA……………………………………………………….... Figure II.5 : architecture d’un PAL………………………………………………………... Figure II.6 : cellule de base de circuit……………………………………………………… Figure II.7 : architecture générale d’un FPGA…………………………………………….. Figure II.8 : architecture d’un CLB de circuit xc2000…………………………………….. Figure II.9 : schéma des interconnexions………………………………………………….. Figure II.10 : Architecture d’un circuit VIRTEX-II……………………………………….. Figure II.11 : Structure d’un CLB……………………………………………………………………………………..…………. Figure II.12 : Structure d’un IOB…………………………………………………………… Figure II.13 : Multiplieur 18bits x18bits…………………………………………………………………………………….. Figure III.1 : schémas électrique de la carte de conversion analogique numérique………. Figure III.2 : schéma bloc de l’ADC0809…………………………………………………. Figure III.3 : schémas électrique de la carte de conditionnement du capteur………………. Figure III.4 : courbe caractéristique du capteur MPX5100………………………………... Figure III.5: schémas électrique de la carte de conditionnement du capteur………………….. Figure III.6 : schéma électrique de la carte de conditionnement du capteur sonore………. Figure III.7: Schéma électrique de la carte d’alimentation…………………………………. Figure III.8: Carte de développement FPGA VIRTEX –II…………………………………. Figure III.9: format d’une trame envoyée par liaison sérié………………………………… Figure III.10: module UART………………………………………………………………... Figure III.11: module de réception………………………………………………………….. Figure III.12: module de transmission………………………………………………………. Figure III.13 : a) machine d’état de réception b) machine d’état de transmission…………. Figure III.14: Test Bench de l’UART………………………………………………………. Figure III.15 : Simulation de l’UART……………………………………………………… Figure III.16: Vue globale de l’UART………………………………………………………. 20 23 23 24 24 25 26 27 28 29 30 31 31 33 34 35 36 37 37 39 40 41 41 42 43 44 50 51 51 Figure III.16: Vue interne de l’UART………………………………………………………. Figure III.17: Face avant de VI de visualisation…………………………………………… Figure III.18: Diagramme de VI de visualisation……………………………………………. 51 52 52 1 Introduction générale : Une chaine d’acquisition permet d’extraire des informations qui caractérisent les grandeurs physiques qui sont les paramètres agissant sur processus (température, pression, humidité…etc.). Dans ce projet, nous nous proposant l’étude et la réalisation d’une plateforme d’acquisition et de restitution de données multi capteurs reconfigurable à base un FPGA. La fonction de ce dispositif va permettre en premier lieu de convertir huit grandeurs physiques en grandeurs électriques au moyen des cartes capteurs/conditionneurs, ensuite les signaux analogiques seront reçus par les huit entrées de l’ADC0808 dont la fonction est l’aiguillage et la conversion des signaux analogiques en un signal numérique, la donnée numérique va être ensuite envoyée au PC via le port série à travers un module UART implémenté dans un FPGA pour traitement et affichage des résultats de mesure. Dans notre cas nous réaliserons comme exemple un système qui permettra la mesure de la température, pression et le niveau sonore. Ce travail est réalisé au sien du département d’électronique de l’université MOULOUD MAMMERI en collaboration avec le centre de développement de technologies avancées CDTA. Le mémoire est Il est organisé en trois chapitres. Dans le premier chapitre, des rappelles sur les capteurs sont données, à savoir les déférents types de capteurs, principe de détection, conditionneurs…etc. Dans le deuxième chapitre on donne un aperçu général sur les différentes familles des circuits logiques ASICs et PLDs, ensuite une description générale des circuits FPGAs. Le dernier chapitre est consacré à l’étude et la réalisation pratique des différentes parties de la chaine d’acquisition. Ce chapitre est organisé en trois parties : Dans la première partie on donne un aperçu sur les caractéristiques et le principe de fonctionnement des différentes cartes analogiques (carte d’alimentation, conditionnement des capteurs, carte de multiplexage et conversion analogique numérique). La deuxième partie est sur l’implémentation sur FPGA de module de et le développement de l’application de visualisation sur PC des grandeurs mesurées. Chapitre I Chapitre I : les éléments de traitement analogiques de la chaine d’acquisition 2 I.1.Introduction : Dans sa structure, une chaine d’acquisition doit pouvoir assurer au moyen des différents dispositifs des fonctions tels que l’extraction de l’information concernant chaque une des grandeurs physiques à connaitre et sa traduction en signal électrique au moyen de capteurs et conditionneurs, Traitement analogique du signal qui consiste en l’amplification et filtrage ,Sélection uploads/Philosophie/ ait-benali-mhand.pdf