Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Université de Savoie Composants logiques programmables et VHDL Sylvain MONTAGNY

Université de Savoie Composants logiques programmables et VHDL Sylvain MONTAGNY sylvain.montagny@univ-savoie.fr Bâtiment chablais, bureau 13 04 79 75 86 86 Retrouver tous les documents de Cours/TD/TP sur le site www.master-electronique.com Université de Savoie 2 Présentation cours : Sommaire z Cours : 10.5 h en 7 séances z Chapitre 1 : Caractéristiques des circuits logiques z Chapitre 2 : Les systèmes logiques z Chapitre 3 : Synthèse de systèmes logiques combinatoires z Chapitre 4 : Synthèse de systèmes logiques séquentiels z Chapitre 5 : Les composants logiques programmables z Chapitre 6 : Description en VHDL Université de Savoie 3 Présentation TD zTD : 10.5 h en 7 séances z TD1 : Synthèse logique combinatoire, caractéristiques électriques des portes logiques z TD2 : Synthèses de circuits logiques séquentiels à l’aide de graphe d’état z TD3 : Composant logique programmable z TD4 : Description de fonctions logiques à l’aide du langage VHDL z TD5 : Synthèse d’un système de communication série en VHDL Université de Savoie 4 Présentation TP z TP : 12h en 3 séances de 4h z TP1 : Synthèse d’un système logique combinatoire dans l’environnement ALTERA. z TP2 : Synthèse d’un système logique séquentielle z TP3 : Synthèse d’un mini projet séquentiel Université de Savoie 5 Examen z Un contrôle continu : 1h z Un contrôle final : 1h z Une note de travaux pratiques 75% 25% Université de Savoie 6 Chapitre 1 : Caractéristiques des circuits logiques z 1.1 Niveaux logiques et gabarits z 1.2 Caractéristiques des composants logiques z 1.3 Exemple d’une datasheet Université de Savoie 7 Les niveaux logiques sont décrits par des tensions Niveau Potentiel de sortie Potentiel d’entrée Logique Positive H VOH VIH 1 L VOL VIL 0 On exprime une fonction de transfert en tension (caractéristique de transfert) donnant une relation entre VI et VO. Niveaux logiques et gabarits Niveaux logiques vI vO Université de Savoie 8 Exemple : caractéristique d’un inverseur Université de Savoie 9 Exemple : caractéristique d’un inverseur Fonction de transfert de l’inverseur : (courbe idéalisée) VOL VOH VO VI VOL max VOH min VILmax VIH min z VOHmin : Tension minimale fournie par la sortie à l’état HAUT z VIHmin : Tension minimale reconnue comme un niveau HAUT par l’entrée z VOLmax: Tension maximale fournie par la sortie à l’état BAS z VILmax : Tension maximale reconnue comme un niveau BAS en entrée. Université de Savoie 10 Le gabarit est valable pour TOUTE la FAMILLE logique VO VI VOL max VOH min Niveaux logiques et gabarits Notion de gabarit z Si 0 < VI < VIL max alors VO > V OH min z Si V IH min < VI < V max alors VO < VOLmax z Si VILmax < VI < VIH min Pas de fonctionnement garanti VILmax VIH min Université de Savoie 11 VO VI VB VI = VO+VB VB représente le bruit + + Niveaux logiques et gabarits Immunité au bruit (1) z Immunité : Tension parasite (bruit) que l’on peut ajouter au signal tout en conservant un fonctionnement normal Sortie du 1er circuit Entrée du 2ème circuit Marge de bruit Université de Savoie 13 z Le respect des gabarits lors de la mise en cascade implique : z VOH min > VIH min et VOL max < VIL max z On défini donc la marge de bruit : z MB =Min( VOH min - VIH min ; VIL max - VOL max ) Niveaux logiques et gabarits Immunité au bruit (2) 14 Niveaux logiques et gabarits Niveaux logiques CMOS et TTL 0 V 0,8 V 2 V 3,3 V VIL VIH 1 0 1 0 0 V 1,5V 3,5 V 5 V VIH VIL VOL VOH 0 V 0,4 V 2,4 V 3,3 V 0 V 0,33 V 4,4 V 5 V VOL VOH Entrée Sortie 0 V 0,8V 2 V 5 V VIH VIL 0 V 0,4 V 2,4 V 5 V VOH VOL CMOS 3.3V TTL Entrée Sortie CMOS 5V Entrée Sortie Université de Savoie 15 Chapitre 1 : Caractéristiques des circuits logiques z 1.1 Niveaux logiques et gabarits z 1.2 Caractéristiques des composants logiques z 1.3 Exemple d’une datasheet 16 Caractéristiques des composants logiques Sortance z C’est le nombre maximum d’entrées de porte logique que la sortie d’une porte peut piloter. Ceci s’entend pour des portes d’une famille attaquant des portes de la même famille. La sortance doit s’exprimer dans chacun des deux états HAUT et BAS. z Exemple : IOHmax = 400 µA IIHmax = 40 µA IOLmax = -20 mA IILmax = -1,6mA Sortance : au niveau haut : 10 au niveau bas : 12,5 z Cette sortie peut piloter correctement 10 entrées unitaires câblées en parallèle. Université de Savoie 17 Caractéristiques des composants logiques Temps de commutation z De 10% à 90% du niveau haut établi z Tr : Rising Time z Tf : Falling Time 10% 90% 90% 10% Tr tf Université de Savoie 18 Caractéristiques des composants logiques Temps de propagation z C’est le temps de réponse de la sortie logique sur une modification d’une des entrées. z tpLH : temps de propagation de l’état bas à l’état haut. z tpHL : temps de propagation de l’état haut à l’état bas. vI(t) vO(t) ‘1’ vI(t) vO(t) t tpLH tpHL t Université de Savoie 19 Chapitre 1 : Caractéristiques des circuits logiques z 1.1 Niveaux logiques et gabarits z 1.2 Caractéristiques des composants logiques z 1.3 Exemple d’une datasheet 20 Exemple sur datasheet 74F153 Université de Savoie 21 Exemple sur datasheet 74F153 z Retrouver les gabarits d’entrée et de sortie z Calculer la marge de bruit de ce composant logique z Calculer la sortance z Retrouver le temps de propagation z Retrouver le temps de commutation Université de Savoie 25 Chapitre 2 : Les systèmes logiques z 2.1 Équation et représentation graphique z 2.2 Système logique combinatoire z 2.3 Système logique séquentiel Université de Savoie 26 Équation et représentation graphique Equation logique Un système logique est décrit par des équations logiques définissant la valeur des sorties. Les équations logiques sont formalisées par l’algèbre binaire (algèbre de Boole) Université de Savoie 27 Propriétés (1) de ET,OU,NON Commutativité a+b = b+a a.b = b.a Associativité a+(b+c) = (a+b)+c a.(b.c) = (a.b).c Distributivité a.(b+c) = a.b+a.c a+(b.c) = (a+b).(a+c) Idempotence a+a = a a.a = a Absorption a+a.b = a a.(a+b) = a Involution a = a On garde la hiérarchie classique (. est prioritaire sur +) a + (b.c) = a + b.c != (a + b). c Université de Savoie 28 Propriétés (2) de ET,OU,NON Elément neutre a+0 = a a.1 = a Elément absorbant a+1 =1 a.0 = 0 Inverse a+a = 1 a.a = 0 Théorème de DE Morgan a+b = a . b a.b = a + b Théorème du Consensus a.x+b.x+a.b = a.x+b.x (a+x)(b+x)(a+b)=(a+x)(b+x) Université de Savoie 29 a b s & ET a b s >1 OU a b s & NAND a s NON a b s =1 XOR a b s NOR >1 Nb : La représentation française est utilisée en symboles logiques Norme ANSI/IEEE Std: 91-1984 : Standard Graphic Symbols for Logic Functions Équation et représentation graphique Norme française Université de Savoie 30 a b s ET a b s OU a b s NOR a b NAND s a b s XOR NON s s a a Nb : La norme américaine est la norme utilisée dans les « datasheets » pour dessiner les graphes (schémas) logiques. Équation et représentation graphique Norme américaine Université de Savoie 31 Chapitre 2 : Les systèmes logiques z 2.1 Équation et représentation graphique z 2.2 Système logique combinatoire z 2.3 Système logique séquentiel Université de Savoie 32 Combinatoire : S = fbooléenne (a,b,c,..,n) Système logique combinatoire Définition Tous changements dans les signaux appliqués aux entrées se propage immédiatement à travers les portes jusqu’à ce que leurs effets apparaissent aux sorties. Dans un système logique combinatoire les sorties ne dépendent que des entrées Université de Savoie 33 Système logique combinatoire Exemple z Exemple de système combinatoire : z Quelles sont les entrées et les sorties de ce système? Logique combinatoire Ii Sj= fbooléenne(Ii) Université de Savoie 34 Système logique combinatoire Les composants combinatoires z Au catalogue des fournisseurs z Portes intégrés et inverseurs (Gates) z Multiplexeur / démultiplexeur z Codeurs / Décodeurs z Transcodeurs z Comparateurs / Détections d’erreurs z Circuits arithmétiques (add, ALU, mult) z … Université de Savoie 35 Chapitre 2 : Les systèmes logiques z 2.1 Équation et représentation graphique z 2.2 Système logique combinatoire z 2.3 Système logique séquentiel Université de Savoie 36 Système logique séquentiel Définition z Les sorties dépendent : z De l’état présent du système (machine de Moore) z De l’état présent et des entrées du système (machine de Meally) z L’état futur dépend z Des entrées et de l’état présent du système Université de Savoie 37 Système logique séquentiel Exemple z Exemple de système séquentiel : z Quelles sont les entrées et les sorties de ce système? z Définir les différents états possibles du système. Université de uploads/Philosophie/ cours-composants-logiques-programmables-et-vhdl.pdf