Université Abou Bekr Belkaïd – Faculté de Technologie Département de GEE M2 Aut

Université Abou Bekr Belkaïd – Faculté de Technologie Département de GEE M2 Auto Epreuve finale (IA 922)(Corrigé) Questions de cours (4 pts) : Indiquez, pour chacune des expressions suivantes, quel terme lui correspond dans la liste suivante : FPGA, PLA, circuit logique, PROM, ou programme exécutable. 1. Un PLD avec une matrice AND fixe et une matrice OR programmable est : PROM 2. Le dispositif logique programmable complexe composé de CLB (Configurable Logic Bloc) est : __FPGA__ 3. Un langage HDL est un langage de programmation qui sert à donner naissance à : un circuit logique 4. Dispositifs logiques programmables plutôt combinatoires que séquentiels : PLA Exercice 1 (8 pts): Donner la table des états de ce circuit séquentiel sachant qu’il démarre à partir de l’état initial Q2Q1Q0 = 000. Université Abou Bekr Belkaïd – Faculté de Technologie Département de GEE M2 Auto Epreuve finale (IA 922)(Corrigé) Exercice 2 (8 pts): Compléter le programme VHDL correspondant au circuit ci-dessous : Library ieee ; Use ieee.std_logic_1164.all ; Entity exercice2 is Port ( A : in std_logic ; B : in std_logic ; SEL : in std_logic ; CLK : in std_logic ; O : out std_logic); End exercice2; Architecture behav of exercice2 is Signal S1,S2,S3 : std_logic ; begin MUX Sel A B CLK D O S1 S2 S3 Université Abou Bekr Belkaïd – Faculté de Technologie Département de GEE M2 Auto Epreuve finale (IA 922)(Corrigé) S1<=A xor B ; S2<= A and B ; Process (SEL) begin if SEL=’1’ then S3<=S1 ; else S3<=S2 ; end if ; end process; process(CLK,S3) begin if (CLK'event and CLK=’1’) then O<=S3 ; end if; end process; end behv; uploads/Philosophie/ m2-aii-ia922-corrige-1.pdf

  • 20
  • 0
  • 0
Afficher les détails des licences
Licence et utilisation
Gratuit pour un usage personnel Attribution requise
Partager