Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Conception des systemes de memoire1

conception des systèmes de mémoire introduction Jusqu'à présent nous avons traité la mémoire comme un tableau de mots limité en taille uniquement par le nombre de bits d'adresse La vie est rarement si facile Des problèmes du monde réel surviennent ? Coût ? la vitesse ? Taille ? consommation d'énergie ? volatilité ? etc À quels autres problèmes pensez- vous qui in uenceront la mémoire conception ? Composants de la mémoire ? Cellules de mémoire RAM et matrices de cellules ? RAM statique - plus chère mais moins complexe ? Décodeurs Tree et Matrix - nécessaires pour les puces RAM volumineuses ? RAM dynamique - moins chère mais doit être rafra? chie ? ? Organisation de la puce ? Horaire ? ROM mémoire en lecture seule C ? Cartes mémoire ? Les tableaux de puces donnent plus d'adresses et ou des mots plus larges ? Baies de puces -D et -D ? Modules de mémoire ? Les grands systèmes peuvent béné ?cier du partitionnement de la mémoire pour ? accès séparé par les composants du système ? accès rapide à plusieurs mots ? La hiérarchie de la mémoire de rapide et cher à lent et bon marché ? Exemple Registres- Cache ?? Mémoire principale- Disque ? Dans un premier temps ne considérez que deux niveaux adjacents dans la hiérarchie ? Le cache haut débit et cher Types mappé direct associatif ensemble associatif ? Mémoire virtuelle - rend la hiérarchie transparente ? Traduire l ? adresse de l ? adresse logique du processeur en adresse physique o? les informations sont e ?ectivement stockées ? Gestion de la mémoire - comment faire reculer les informations et en avant ? Multiprogrammation - que faire pendant que nous attendons ? Le TLB ? permet d ? accélérer la traduction des adresses Processus The CPU ??Main Memory Interface CSéquence d'événements Lis Le processeur charge MAR émet Read et REQUEST La mémoire principale transmet les mots au MDR La mémoire principale déclare COMPLETE Écrire Le processeur charge MAR et MDR a ?rme Write et REQUEST La valeur en MDR est écrite dans l'adresse en MAR La mémoire principale déclare COMPLETE Un peu de mémoire Propriétés Symbole Dé ?nition Intel Intel IBM Moto w Taille de mot du processeur bits bits bits m Bits dans une adresse de mémoire logique bits bits bits s Bits dans la plus petite unité adressable b Taille du bus de données C m capacité wd taille s wds mxs Capacité de mémoire en bits x x x Espace de rangement Lorsque les types de données dont la taille de mot est supérieure à la plus petite les unités adressables sont stockées en mémoire la question se pose La partie la moins signi ?cative du mot stockée au adresse la plus basse petit endian petit bout en premier ou ?? est la partie la plus signi ?cative du mot stocké au adresse la plus basse big Endian big end en premier ? Architecture Intel au ?l du temps Cellules de mémoire Quelle