Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Td1 correction 1 TD Architecture des Ordinateurs Travaux Pratiques N Exercice N Soit une architecture de Van Neumann munie d ? un processeur bits adresse cadencé à GHz Pour rappel dessiner cette architecture en précisant l ? emplacement des di ?érents bus

TD Architecture des Ordinateurs Travaux Pratiques N Exercice N Soit une architecture de Van Neumann munie d ? un processeur bits adresse cadencé à GHz Pour rappel dessiner cette architecture en précisant l ? emplacement des di ?érents bus et des constituants de l ? unité centrale Quelle est la capacité maximum de la mémoire en octets Ko Mo et Go Calculer le temps d ? un cycle de ce processeur Exercice N La lecture d ? un bloc octets de la mémoire vers le processeur se fait en cycles le traitement des octets par le processeur prend cycles En considérant que la mémoire centrale a la capacité maximale et en considérant le traitement parfais sans aucune perturbations ni aléas du système Que représente le bloc de octets Combien de temps faut-il pour traiter toutes les données contenues dans la mémoire Soit un autre processeur cadencé à GHz qui lit octets en cycles et il les traite en cycles Combien de temps lui faut-il pour traiter la même quantité de données que le processeur précédent Quel est le processeur le plus rapide Corrigé Exo Soit une architecture de Von Neumann munie d ? un processeur bits données cadencé à GHz Rappeler ce schéma en Td Voir cours ISET Mednine L TI CTD Architecture des Ordinateurs o Ko Mo Go Tcycle fprocesseur - s ns Rappeler l ? horloge la fréquence qui est l ? inverse du et le temps de cycle processeur Dans cette exemple on considère le traitement parfais sans aucune perturbations ni aléas du système La lecture d ? un bloc octets de la mémoire vers le processeur se fait en cycles tous les temps inclus le traitement des octets par le processeur prend cycles En considérant que la mémoire centrale a la capacité maximale Le bloc représente le mot mémoire ou le mot adressable Quantité de blocs à traiter o blocs mot mémoire Nbre de cycles cycles Temps d ? exécution ns ns ms s Tcycle fprocesseur - s ns ISET Mednine L TI CTD Architecture des Ordinateurs Quantité de blocs à traiter o blocs Nbre de cycles cycles Temps d ? exécution ns ns ms s Le deuxième processeur est plus rapide pour ce traitement Malgré le fait que le deuxième processeur ait une fréquence plus basse de moitié que le premier le nombre de cycles par instruction CPI et la taille des blocs la taille de la donnée le mot mémoire traitée sont plus importants pour juger de la vitesse d ? un ordinateur Exercice N Soit une architecture munie d ? un processeur cadencé à GHz une mémoire centrale de Go ayant un temps d ? accès de ns un temps de cycles mémoire de ns et un format de données de bits Le processeur exécute un programme dans lequel il lit octets en cycles d ? horloge et traite ces octets en cycles d ? horloge NB les cycles de lecture représentent un temps supplémentaire pour organiser la donnée au niveau du processeur