Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

HAL Id: tel-00265344 https://tel.archives-ouvertes.fr/tel-00265344 Submitted on

HAL Id: tel-00265344 https://tel.archives-ouvertes.fr/tel-00265344 Submitted on 19 Mar 2008 HAL is a multi-disciplinary open access archive for the deposit and dissemination of sci- entific research documents, whether they are pub- lished or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers. L’archive ouverte pluridisciplinaire HAL, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d’enseignement et de recherche français ou étrangers, des laboratoires publics ou privés. Methodologie de conception des protections des circuits intégrés contre les décharges électostatiques Nicolas Nolhier To cite this version: Nicolas Nolhier. Methodologie de conception des protections des circuits intégrés contre les décharges électostatiques. Micro et nanotechnologies/Microélectronique. Université Paul Sabatier - Toulouse III, 2005. tel-00265344 Synthèse de travaux Préparée au : Laboratoire d'Analyse et d'Architectures des Systèmes du CNRS En vue de l'obtention de l'Habilitation à Diriger des Recherches de l'Université Paul Sabatier de Toulouse Spécialité : Electronique, Optronique et Systèmes Par : Nicolas NOLHIER Docteur de l'INSA de Toulouse Maître de Conférences Méthodologie de conception des protections des circuits intégrés contre les décharges électrostatiques Soutenue le 30 Novembre 2005 au LAAS/CNRS Composition du jury : Président L.ESCOTTE Professeur à l'Université de Toulouse III Rapporteurs O.BONNAUD Professeur à l'Université de Rennes I D.LEWIS Professeur à l'Université de Bordeaux I R.VELAZCO Directeur de Recherche au CNRS Directrice M.BAFLEUR Directrice de Recherche au CNRS Examinateur C.HUET Ingénieur Airbus G. MENEGHESSO Professeur à l'Université de Padova, Italie Invité P. RENAUD Ingénieur Freescale Résumé : La problématique des agressions par décharges électrostatiques (ESD) est un facteur critique dans la fiabilité des circuits intégrés. Ce document effectue la synthèse des travaux menés au LAAS-CNRS dans ce domaine. Les points suivants seront plus particulièrement abordés : - L’étude des mécanismes physiques qui gèrent le comportement d’un composant lors d’une décharge ESD - La mise en place d’une méthodologie de conception de structures de protection - Son application au développement de solutions de protection innovantes La dernière partie de ce document propose les perspectives de cet axe de recherche qui sont principalement motivés par les progrès technologiques des circuits intégrés, l’évolution des normes de robustesse et l’extension de nos travaux au niveau du système. Mots-clés : Décharges électrostatiques, ESD, protections ESD, TLP, Régimes fortes injections. Abstract : Electrostatic Discharge (ESD) stresses strongly impact on integrated circuits reliability. The research work led in LAAS-CNRS laboratory on this field is synthesized in this document. The following topics are detailed : - physical mechanisms study of device behavior during an ESD stress - design methodology for ESD protection devices - novelty ESD protections development The final part of this report presents an outlook which is closely tied to integrated circuits technology advance, ESD standard development and system level approach. Keywords : ElectroStatic Discharges, ESD, ESD protections, TLP, very high current injection. A Isabelle, Adrien et Raphaël i Table des Matières Lexique ____________________________________________________________________ iii Introduction générale___________________________________________________________ 1 I. La susceptibilité des circuits intégrés aux décharges électrostatiques __________________ 3 I.1 Problématique __________________________________________________________ 3 I.2 Normes et modèles ESD __________________________________________________ 4 I.3 Dispositifs intégrés de protection ___________________________________________ 7 II. Méthodologie de conception de protections ESD ________________________________ 13 II.1 Définition des structures élémentaires : la simulation physique __________________ 13 II.2 Caractérisation des protections élémentaires _________________________________ 27 II.3 Simulation des circuits intégrés et de leurs protections _________________________ 34 III. Exemples de solutions de protection contre les ESD_____________________________ 45 III.1 Transistor bipolaire autopolarisé (TBA)____________________________________ 45 III.2 Thyristor symétrique, MILSCR __________________________________________ 51 III.3 Protections agiles _____________________________________________________ 54 III.4 Autoprotection d'un transistor LDMOS de puissance _________________________ 56 IV. Nouveaux défis__________________________________________________________ 59 IV.1 Effet des nouvelles technologies sur la robustesse ESD________________________ 59 IV.2 Le CDM ____________________________________________________________ 65 IV.3 Nouvelles techniques de caractérisation ____________________________________ 68 IV.4 Approche système_____________________________________________________ 72 Conclusion générale___________________________________________________________ 75 Bibliographie ________________________________________________________________ 77 Liste des publications _________________________________________________________ 85 ii iii Lexique Bulk : Substrat massif en silicium BV : Breakdown Voltage : tension de claquage statique BVCB : tension de claquage de la jonction collecteur/base BVCEO : tension de claquage collecteur/émetteur du transistor en configuration base flottante Cantilevered Diode : réseau de diode suspendu utilisé comme protection ESD CDM : Charge Device Model : modèle de décharge électrostatique du composant chargé CPU : Central Processing Unit: unité de contrôle et de calcul d’un ordinateur DUT : Device Under Test : structure à caractériser EMI : ElectoMagnetic Interference : interférence électromagnétique EMMI : Emission Microscopy : microscopie à émission de lumière ou photoémission EOS : Electrical Over Stress : stress en surtension d'une durée généralement supérieur à 1µs ESD : ElectroStatic Discharge : décharge électrostatique FIB : Focused Ion Beam : FLIMOS : Floating Islands MOS : transistor MOS de puissance dont la tenue en tension en régime bloqué est augmentée avec l'utilisation d'ilots flottants GGnMOS : Grounded Gate nMOS : transistor nMOS dont la grille est à la masse GCnMOS : Gate Coupling nMOS : transistor nMOS avec un couplage capacitif sur la grille GI : taux de génération des porteurs par ionisation par impact HBM : Human Body Model : modèle de décharge électrostatique du corps humain ILD : Inter-Layer Dielectric : couche de diélectrique entre les niveaux de connection métallique. IT1 : niveau de courant du point de déclenchement d'une structure de protection ESD IT2 : niveau de courant du point de défaillance d'une structure de protection ESD Latchup : dans les technologies CMOS vérouillage d'une structure thyristor parasite qui mène à la destruction du circuit LDMOS : Lateral Double Diffused MOS : transistor MOS à canal latéral à double diffusion LVTSCR : Low Voltage Threshold Silicon Controlled Rectifier: protection ESD à base de thyristor et à faible tension de déclenchement MILSCR : Mirrored Lateral Silicon Controlled Rectifier : protection ESD comportant deux thyristors latéraux symétriques MM : Machine Model : modèle de décharge électrostatique d'un équipement d'assemblage Ni : concentration intrinsèque des porteurs libres OBIC : Optical Beam Induced Current : technique de détection de défauts d'un circuit intégré basée sur la variation du courant d'alimention lié à la stimulation photoélectrique laser OBIRCH : Optical Beam Induced Resistance Change : technique de détection de défauts d'un circuit intégré basée sur la variation de résistivité lié à la stimulation thermique laser PDE : Partial Differential Equation : équation aux dérivées partielles iv Pogo pin: pour le test CDM, pointe reliée à la masse qui vient au contact de la broche du circuit Power Clamp : protection centrale dans le circuit d'alimentation d'un circuit intégré RSRH : recombinaisons SCR : Silicon Controlled Rectifier : thyristor SEI (Seebeck Effect Imagery) : reprend la technique OBIRCH sans polarisation du composant testé SIMS : Secondary Ion Mass Spectrometry : méthode de mesure des profils de dopage basée sur le bombardement ionique (faisceau primaire) de la surface à analyser suivie par l’analyse par un spectromètre de masse des ions secondaires émis SmartPower : circuits intégrés de puissance intelligente : circuits de puissance possédant une partie de commande et/ou contrôle intégrée sur la même puce SOI : Silicon on Insulator : technologie sur laquelle la zone active est isolé verticalement du substrat silicium par une couche d'oxyde TBA : Transistor Bipolaire Autopolarisé : structure de protection ESD dont la base et l'émetteur du transistor bipolaire utilisé sont reliés à la masse. TDR : Time Domain Reflectometry : méthode de mesure d'impédance de ligne par réflectométrie temporelle TLP : Transmission Line Pulsing : méthode de génération d’un signal impulsionnel utilisant une ligne de transmission. Par extension, caractéristique courant/tension quasi-statique d’un composant ESD. TLS : Thermal Laser Stimulation : stimulation thermique laser USB : Universal Serial Bus : interface série haut débit VF-TLP : Very Fast Transmission Line Pulsing : extension du TLP à un domaine de temps plus court VH :Holding Voltage : tension de maintien : paramètre extrait de la caractéristique TLP d’un composant. Elle est aussi appellée tension de repliement ou "snapback" voltage Voltage Clamp : circuit limitant la tension VT1 : Triggering Voltage : niveau de tension du point de déclenchement d'une structure de protection ESD VT2 : niveau de courant du point de défaillance d'une structure de protection ESD 1 Introduction générale Mes travaux de thèse ont porté sur les procédés thermiques rapides pour la technologie des circuits intégrés en silicium, et plus particulièrement sur la modélisation d'un modèle de four de recuit rapide en vue de son optimisation, l'amélioration de sa métrologie, et la mise en place d'une procédure de calibrage qui a fait l'objet d'un brevet. Lors de mon recrutement en tant qu'enseignant- chercheur, j'ai changé d'axe de recherche pour me tourner vers des thématiques liées aux composants de puissance. La première thématique a porté sur l'analyse du comportement électrique des composants de puissance par des outils de simulations physiques bidimensionnelles. Le second thème a été l'étude des non-linéarités dans les transistors MOS de puissance radiofréquences qui a fait l'objet d'une thèse que j'ai co-encadrée. C'est en 1997, que j'ai abordé la problématique des décharges électrostatiques (ESD) dans les circuits intégrés en étudiant par la simulation physique bidimensionnelle le comportement uploads/Ingenierie_Lourd/ hdr-nolhier.pdf