Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Les methodes de base du layout page 23 pdf

ANNEE UNIVERSITAIRE ?? LAYOUT DE SWITCHS RF STAGE EFFECTUE A ST MICROELECTRONICS GRENOBLE Rapport de stage de licence professionnelle EISI option microélectronique ?? microsystèmes Présenté par VINGATARAMIN Ludgi Sous la direction de CLIN Stéphane C C Les choses sont parfois si simples que leur compréhension s ? en trouve compliquée ? C CREMERCIEMENTS Je tiens d ? abord à remercier mon ma? tre de stage monsieur Stéphane CLIN pour m ? avoir formidablement accueilli et conseillé tout au long de ce stage Je tiens de même à remercier l ? ensemble de Cellular Communication Division et plus particulièrement l ? équipe de Back End mesdames Corinne DEVEY et Caroline KHOURI messieurs Patrick CIANTRA Stéphane CLIN et Patrick CORREARD ainsi que monsieur Thierry DIVEL pour leur chaleureux accueil et leur aide précieuse Je tiens ensuite à adresser mes sincères remerciements à l ? ensemble du personnel de l ? IUT GEII pour leurs précieux conseils et l ? aide qu ? ils m ? ont apportée au cours de la formation Je tiens en ?n à remercier mes parents et mes proches pour leur aide et leur soutien indéfectible C CRESUME Ce stage consiste à la réalisation d ? un test chip d ? une application à base de switchs RF conçue dans une technologie HCMOS et destinée à la téléphonie mobile Le but principal du layout du circuit compte tenu de sa sensibilité réside dans la réduction maximale des capacités parasites et des résistances d ? accès Trois versions de ce circuit ont été réalisées deux versions circuits et une version permettant de réaliser des mesures Mots clés layout switch RF test chip HCMOS SOI capacité parasite résistance d ? accès cadence ABSTRACT This training is based on the carrying out of a test chip for an HCMOS RF switchs implementation for cellular phoning The aim target of the layout due to the circuit sensitivity was to reduce as much as possible parasite capacitors and access resistors phenomenon Three circuit versions were developed two circuit versions and another one for measurement carrying Keywords layout RF switch test chip HCMOS SOI parasite capacitor access resistor cadence C CSOMMAIRE REMERCIEMENTS RESUME ABSTRACT SOMMAIRE ST MICROELECTRONICS I HISTORIQUE II UNE DIMENSION MONDIALE III LE SITE DE GRENOBLE INTRODUCTION L ? OUTIL CADENCE LA TECHNOLOGIE HCMOS SOI I GENERALITES II LE SOI III DESCRIPTION METHODES DE BASE DU LAYOUT I ANALYSE DU SCHEMA ELECTRIQUE II REALISATION DU FLOOR PLAN III ROUTAGE DES COMPOSANTS LES SWITCHS RF I INTRODUCTION II TRAVAIL DEMANDE III ARCHITECTURE DES SWITCHS RF IV LAYOUT DES CIRCUITS INTEGRES V GENERATION DU SEAL RING ET DES MASQUES VI GENERATION DES DUMMIES CONCLUSION LA CONDUITE DE PROJET A ST MICROELECTRONICS GRENOBLE I NATURE DU PROJET II CYCLE DE DEVELOPPEMENT D ? UN PRODUIT III GESTION DU PROJET IV CONCLUSION BIBLIOGRAPHIE TABLE DES ILLUSTRATIONS TABLE DES MATIERES C CST MICROELECTRONICS I Historique La compagnie ST Microelectronics est issue de la fusion en de SGS Microelettronica Italie et de Thomson Semiconducteurs France dans le but