Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Les Bascules I. Equipements : La maquette de simulation (simulateur logique), m

Les Bascules I. Equipements : La maquette de simulation (simulateur logique), modules ETS-83002 et ETS-83004 Fils de connections. II. Objectifs : Etudier le fonctionnement des différentes bascules. III. Rappels : Les bascules sont des éléments bistables, c'est-à-dire des éléments ayant deux états stables de fonctionnements. Le passage d’un état à un autre est ordonné par un ou plusieurs signaux de commande. Les bascules permettent la réalisation des circuits séquentiels (l’état des sorties dépend à la fois de l’état actuel des entrées et des états antérieurs des sorties). La bascule RS est un circuit permettant la mémorisation d’un bit, elle a deux entrées : S pour Set (mise à un) et R pour reset (mise à zéro). IV. Travail demandé : 1. Réalisation d’une bascule RS asynchrone à partir des portes << NAND>> En utilisant le bloc ETS-83004, réaliser le montage de la figure 1 en reliant les entrées S̅ et R ̅ aux interrupteurs SW1 et SW2 et la sorties Q et Q ̅ aux indicateurs L1 et L0 Figure 1 table de vérité réduite S ̅ R ̅ Q Q ̅ Actions Relier les deux entrées S ̅ et R ̅ à l’interrupteur d’impulsion A ̅ , donner plusieurs impulsions simultanément aux entrée S ̅ et R ̅ , que penser vous de la stabilité des sorties. Conclure : 2- Réalisation d’une bascule RS asynchrone à partir des portes <<NOR>> En utilisant le bloc du kit ETS-83002, réaliser une bascule RS à base des portes logique NOR Figure 2 Shunter les jonctions table de vérité S ̅ R ̅ Q Q ̅ Actions B= C= D=Q E= 3- Le bascule D La bascule D est un opérateur séquentiel, elle possède une entrée D et deux sorties Q et Q ̅ . Elle est obtenue à partir d’une bascule RS pour laquelle on impose S=R ̅ =D Avec D= entrée CK= PR= CL= Compléter le chronogramme suivant tout en respectant l’état de CK et les entrées J et K. t t t t t Conclure : Synthèse des systèmes logiques séquentiels asynchrones par la méthode de Huffman A-Equipement : -La maquette de simulation (simulateur logique) -Plaque à essai -Le circuit : 7400 -Fils de connections B-Cahier de charges : La commande d’un moteur électrique M est obtenue par l’action sur deux boutons poussoirs (m : marche et a : arrêt) Le fonctionnement est le suivant : - Au repos, aucun des boutons n’est actionnées le moteur est en arrêt. - Quand on appui sur m, on désire que le moteur se mette à tourner. - Lorsque m est relâché le moteur continu à tourner jusqu’à l’appui sur le bouton d’arrêt a. - Plusieurs cas à étudier pour l’action simultanée sur m et a I. Arrêt prioritaire II. Marche prioritaire III. Priorité au changement d’état IV. Priorité à l’état antérieur C-Travail demandé : 1. Effectuer la synthèse de chaque cas par la méthode de Huffman 2. Transformer les équations trouvées en utilisant des portes NAND à 2 entrées 3. Tester le fonctionnement (sur plaque à essai) en remplissant une table de vérité pour chaque cas. Méthode de Huffman Début Cahier de charge Claire Définir les variables primaires d’E/S Hypothèses supplémentaires D-Documents Réponses : Arrêt prioritaire : 1) Diagramme des états (des transitions): 01 00 10 00 2 3 4 2 1 2 3 4 Etablir le graphe des états stables Etablir la matrice primitive des états -Etablir la matrice réduite - Coder les états -Etablir la matrice des variables secondaire – Etablir les matrices des sorties Choisir la technologie de matérialisation Simplification : -détecter les états équivalents -établir le polygone de liaisons Aléas ? Fin 0 1 1 0 5 2 11 4 11 5 0 2) Matrice primitive : Ma Etats 00 01 11 10 M E1 4 - 2 0 E2 3 - 5 1 E3 4 - 2 1 E4 1 5 - 0 E5 - 4 2 0 3) Simplification et polygone de liaison : # E1* E2* E5* E3* E4* Groupement : E2-E4-E5 ; E2-E3 E1-E4 ; E2-E3-E5 5 1 3 1 2 5 4 3 4) Matrice réduite (solution N°1) : Ma Etats 00 01 11 10 E1-E4-E5 2 E2-E3 4 5 5) Matrice réduite codée : 2 groupements = 21 c.à.d. 1 Seule Variable d’excitation secondaire x Ma Etats 00 01 11 10 E1-E4-E5 2 E2-E3 4 5 6) Matrice d’excitation secondaire: Ma X 00 01 11 10 0 0 0 0 1 1 4 2 5 3 1 4 2 5 3 1 1 0 0 1 X= a̅ (m+ x) X= (a̅ I m) I (a̅ I X) 7) Matrices de sortie : Ma X 00 01 11 10 0 0 0 0 φ 1 1 φ φ φ M = x 8) Schéma électrique : 9) Logigramme: 10) Matrice d’excitation secondaire: 11) Matrice de sortie: 12)Schema électrique : 12) Logigramme : III- Priorité au changement d’état: 1) Diagramme des états (des transitions) : 2) Matrice primitive : 3) Simplification et polygone de liaisons : 4) Matrice réduite (solution N°) : 5) Codage des états et Matrice réduite codée : 6) Matrice d’excitation secondaire : 7) Matrice de sortie : 8) Schéma électrique 9) logigramme IV- Priorité à l’état antérieur : 1)Diagramme des états (des transitions): 2) Matrice primitive : 3) Simplification et polygone de liaison : 4) Matrice réduite (solution N°) : 5) Codage des états et Matrice réduite codée : 6) Matrice d’excitation secondaire : 7) Matrice de sortie 8) Schéma électrique 9) logigramme uploads/Finance/ systeme-logique.pdf