Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Exercices logique séquentielle – V1.31 1/30 Lycée Jules Ferry – Versailles - CR

Exercices logique séquentielle – V1.31 1/30 Lycée Jules Ferry – Versailles - CRDEMA 2007 - 2008 FEUILLE D'EXERCICES : Logique séquentielle. TABLE DES MATIERES : 1 FONCTION DECOMPTEUR ASYNCHRONE A BASCULE D................................................................................... 2 2 FONCTION COMPTEUR ASYNCHRONE A BASCULE D ........................................................................................ 3 3 FONCTION COMPTEUR ASYNCHRONE MODULO 5 A BASCULE D................................................................... 4 4 FONCTION COMPTEUR ASYNCHRONE MODULO 10 A BASCULE D................................................................. 5 5 FONCTION "REGISTRE A DECALAGE"................................................................................................................... 6 6 ETUDE DU "COMPTEUR A ANNEAU"....................................................................................................................... 8 7 ETUDE DU "COMPTEUR DE JOHNSON".................................................................................................................. 9 8 FONCTION COMPTEUR ASYNCHRONE MODULO X A BASCULES JK". ........................................................ 10 9 FONCTION COMPTEUR ASYNCHRONE MODULO 10 A BASCULE JK............................................................. 11 10 FONCTION "DIVISION DE FREQUENCE". ............................................................................................................. 12 11 FONCTION ASYNCHRONE A BASCULE JK. .......................................................................................................... 14 12 ETUDE D’UN COMPTEUR BINAIRE. ....................................................................................................................... 15 13 ETUDE DE COMPTEURS ........................................................................................................................................... 17 14 ASSOCIATIONS DE COMPTEURS MODULO 10..................................................................................................... 19 15 FONCTION "COMPTEUR A MODULO DEFINI PAR CABLAGE". ...................................................................... 20 16 ETUDE D’UN COMPTEUR-DECOMPTEUR A PRECHARGEMENT. ................................................................... 22 17 COMPARER DES CHRONOGRAMMES SYNCHRONES ET ASYNCHRONES. .................................................. 25 18 ANNEXE ........................................................................................................................................................................ 27 HEF4518B DUAL BCD COUNTER............................................................................................................................................ 27 74HC/HCT393 DUAL 4-BIT BINARY RIPPLE COUNTER............................................................................................................... 27 74HC/HCT193 PRESETTABLE SYNCHRONOUS 4-BIT BINARY UP/DOWN COUNTER ......................................................................... 28 74HC/HCT4040 12-STAGE BINARY RIPPLE COUNTER................................................................................................................... 29 74HC/HCT163 PRESETTABLE SYNCHRONOUS 4-BIT BINARY COUNTER ........................................................................................ 30 Exercices logique séquentielle – V1.31 2/30 Lycée Jules Ferry – Versailles - CRDEMA 2007 - 2008 1 FONCTION DECOMPTEUR ASYNCHRONE A BASCULE D Schéma structurel : 1. Le fonctionnement de ces bascules est-il synchrone ou asynchrone ? Argumenter votre réponse. 2. Tracer les chronogrammes des sorties Qa, Qb et Qc (à l’état initial, Qa=Qb=Qc= "0"). 3. Convertir en décimal les trois bits binaires Qc, Qb et Qa en prenant Qa pour bit de poids faible. 4. Quelle est la fonction réalisée ? 5. Donner le modulo du compteur Qa a H C1 1D Qb b C1 1D Qc c C1 1D 0 1 t 0 1 t 0 1 t 0 H 1 t t Qa Qb Qc NQD 0 Exercices logique séquentielle – V1.31 3/30 Lycée Jules Ferry – Versailles - CRDEMA 2007 - 2008 2 FONCTION COMPTEUR ASYNCHRONE A BASCULE D Schéma structurel : 1. Le fonctionnement de ces bascules est-il synchrone ou asynchrone ? Argumenter votre réponse. 2. Tracer les chronogrammes des sorties Qa, Qb et Qc (à l’état initial, Qa=Qb=Qc= "0"). 3. Convertir en décimal les trois bits binaires Qc, Qb et Qa en prenant Qa pour bit de poids faible. 4. Quelle est la fonction réalisée ? Comparer ce schéma structurel avec celui de l’exercice précédent et conclure sur l’incidence de la fonction réalisée. 5. Donner le modulo du compteur Qa a H C1 1D Qb b C1 1D Qc c C1 1D 0 H 1 t 0 1 t Qa 0 1 t Qb 0 1 t Qc t NQD 0 Exercices logique séquentielle – V1.31 4/30 Lycée Jules Ferry – Versailles - CRDEMA 2007 - 2008 3 FONCTION COMPTEUR ASYNCHRONE MODULO 5 A BASCULE D 1. Donner la table de vérité de l’opérateur logique (/R = f (Qa, Qc)) 2. Quel est le role de l’entrée /R ?A quel niveau est elle active ? Cette entrée est dite prioritaire, qu’entendez vous par là ? 3. Tracer les chronogrammes des sorties Qa, Qb, Qc et /R (à l’état initial, Qa=Qb=Qc= "0"). 4. Convertir en décimal les trois bits binaires Qc, Qb et Qa en prenant Qa pour bit de poids faible. 5. Quelle est la fonction réalisée ? Exercices logique séquentielle – V1.31 5/30 Lycée Jules Ferry – Versailles - CRDEMA 2007 - 2008 4 FONCTION COMPTEUR ASYNCHRONE MODULO 10 A BASCULE D 1. Donner la table de vérité de l’opérateur logique (R = f (Q1, Q3)) 2. Quel est le rôle de l’entrée R ? A quel niveau est elle active ? 3. Tracer les chronogrammes des sorties Q0, Q1, Q2, Q3 et R (à l’état initial, Q0=Q1=Q2=Q3= "0"). 4. Convertir en décimal les trois bits binaires Q0, Q1, Q2 et Q3 en prenant Q0 pour bit de poids faible. 5. Quelle est la fonction réalisée ? Exercices logique séquentielle – V1.31 6/30 Lycée Jules Ferry – Versailles - CRDEMA 2007 - 2008 5 FONCTION "REGISTRE A DECALAGE". Le schéma structurel pourrait être réalisé à partir du circuit logique CD4013A ou d’un 74LS374 Schéma structurel : Construire le chronogramme de cette structure demande d’avoir à l’esprit que tout opérateur introduit un temps de latence entre le moment de la commande et celui où le résultat aboutit en sortie. Ce temps est appelé temps de propagation. Or ici les entrées de commandes sont actionnées simultanément. Lors d’un front montant de CL un opérateur voit donc l’état de l’opérateur qui le précède avant que celui-ci n’ait eu le temps de changer d’état. Ce principe étant admis vous pouvez construire successivement les chronogrammes de Q0, Q1,…, Q6 et Q7. Chronogrammes en page suivante D CL Q0 1D C1 Q1 1D C1 Q2 1D C1 Q3 1D C1 Q4 1D C1 Q5 1D C1 Q6 1D C1 Q7 1D C1 Exercices logique séquentielle – V1.31 7/30 Lycée Jules Ferry – Versailles - CRDEMA 2007 - 2008 t t t t D 1 0 Q0 1 0 Q1 1 0 Q2 1 0 ms 0 0,2 0,4 0,6 0,8 1 1,2 1,4 1,6 1,8 2 2,2 2,4 2,6 2,8 t CL 1 0 t t t Q3 1 0 Q4 1 0 Q5 1 0 t t Q6 1 0 Q7 1 0 Exercices logique séquentielle – V1.31 8/30 Lycée Jules Ferry – Versailles - CRDEMA 2007 - 2008 6 ETUDE DU "COMPTEUR A ANNEAU". Schéma structurel. 1. Tracer les chronogrammes de Q0, Q1 et Q2 (s'aider du mémotech pour la documentation du CD4013). 2. Exprimer la fréquence FQ0 en fonction de FH 3. Au vu des chronogrammes, indiquer le modulo de ce compteur. 0 1 t 0 1 t 0 1 t 0 H 1 t 0 1 t RAZ Q0 Q1 Q2 Exercices logique séquentielle – V1.31 9/30 Lycée Jules Ferry – Versailles - CRDEMA 2007 - 2008 7 ETUDE DU "COMPTEUR DE JOHNSON". Schéma structurel. 1. Faire le même travail que précédemment (compteur en anneau) sur ce nouveau schéma. 2. Quelle différence existe-t-il entre ce schéma et le précédent ? Quelle en est la conséquence sur le modulo et la fréquence des signaux de sortie? 0 1 t 0 1 t 0 1 t 0 H 1 t 0 1 t RAZ Q0 Q1 Q2 Exercices logique séquentielle – V1.31 10/30 Lycée Jules Ferry – Versailles - CRDEMA 2007 - 2008 8 FONCTION COMPTEUR ASYNCHRONE MODULO X A BASCULES JK". 1. Sur quel front fonctionnent les bascules ? 2. A quel niveau logique les entrées /R sont elles activent ? 3. Compléter les chronogrammes de Qa, Qb, Qc et de /R (à l’état initial, Qa=Qb=Qc= "0"). 4. Donner un nom à cette structure (modulo) ? Exercices logique séquentielle – V1.31 11/30 Lycée Jules Ferry – Versailles - CRDEMA 2007 - 2008 9 FONCTION COMPTEUR ASYNCHRONE MODULO 10 A BASCULE JK On désire réaliser un compteur asynchrone modulo 10 à l’aide de bascules JK activent sur front montant. 1. Réaliser le schéma permettant de réaliser ce compteur 2. Tracer les chronogrammes des sorties Q0, Q1, Q2, Q3 et Raz (à l’état initial, Q0=Q1=Q2=Q3= "0"). 3. Convertir en décimal les quatre bits binaires Q3, Q2, Q1 et Q0 en prenant Q0 pour bit de poids faible. Exercices logique séquentielle – V1.31 12/30 Lycée Jules Ferry – Versailles - CRDEMA 2007 - 2008 10 FONCTION "DIVISION DE FREQUENCE". Le schéma structurel est réalisé à partir du circuit logique HEF4027B Schéma structurel. Le circuit U2 est alimenté sous 0/5V. 1. Il vous appartient de câbler les broches repérées S et R de façon à inhiber la "mise à un" et à effectuer une "remise à zéro" de la sortie Us dès la mise sous tension du circuit. On utilisera le signal RAZ (cf chronogrammes). Conditions initiales: - la sortie Q de U2a est au niveau bas, - la sortie Q de U2b est au niveau bas. 2. Sachant que Ucad est une ddp logique 0/5V de fréquence F=10KHz, représenter les chronogrammes des grandeurs J, K, Q et Q (chronogrammes en page suivante) pour les deux bascules JK, mettant en évidence le fonctionnement de la structure. Et ceci pour 9 périodes de Ucad. 3. Déterminer la fréquence du signal de sortie, et préciser la division effectuée. Exercices logique séquentielle – V1.31 13/30 Lycée Jules Ferry – Versailles - CRDEMA 2007 - 2008 0 1 t 0 1 t 0 1 t 0 Ucad 1 t 0 1 t Qa Qb/Us b Q a Q 0 1 t RAZ Exercices logique séquentielle – V1.31 14/30 Lycée Jules Ferry – Versailles - CRDEMA 2007 - 2008 11 FONCTION ASYNCHRONE A BASCULE JK. Le schéma structurel est réalisé à partir du circuit logique HEF4027B Schéma structurel. Tracer les chronogrammes des sorties Q1 et Q2. JE C Q1 1J C1 KE 1K Q1 Q2 1J C1 1K Q2 t t t t KE 1 0 C 1 0 Q1 1 uploads/Philosophie/ exercice-de-logique-sequentielle-pdf.pdf