Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

Architecture des machines 2006-2007 Joëlle Delacroix 1 Les mémoires de l’ordina

Architecture des machines 2006-2007 Joëlle Delacroix 1 Les mémoires de l’ordinateur Le principe de hiérarchie mémoire : les caches Architecture des machines 2006-2007 Joëlle Delacroix 2 Les mémoires de l’ordinateur • Une « mémoire » est un composant électronique capable de stocker temporairement des informations. • Une mémoire est caractérisée par : • Sa capacité, représentant le volume global d'informations (en bits) que la mémoire peut stocker (par exemple 1 Goctets, soit 230 octets, soit 230 * 8 bits. • Son temps d'accès, correspondant à l'intervalle de temps entre la demande de lecture/écriture et la disponibilité de la donnée. • L’ordinateur contient différents niveaux de mémoire, organisés selon une hiérarchie mémoire. Architecture des machines 2006-2007 Joëlle Delacroix 3 Les mémoires de l’ordinateur • L’ordinateur contient différents niveaux de mémoire, organisés selon une hiérarchie mémoire. Mémoires Centrales Goctets 10 nanosecondes REGISTRES N bits (32, 64) 1 nanoseconde Mémoires Caches Koctets 5 nanosecondes Mémoires de masse 100 - 200 Goctets 5 millisecondes Architecture des machines 2006-2007 Joëlle Delacroix 4 Les mémoires de l’ordinateur Mémoires de stockage : mémoires permanentes Mémoires internes : mémoires volatiles Plateaux magnétiques Barrettes mémoire SIMM, DIMM… Mémoires Centrales Goctets 10 nanosecondes REGISTRES N bits (32, 64) 1 nanoseconde Mémoires Caches Koctets 5 nanosecondes Mémoires de masse 100 - 200 Goctets 5 millisecondes Architecture des machines 2006-2007 Joëlle Delacroix 5 Les différents types de mémoire • Mémoires vives : RAM (Random Access Memory) ¾ Mémoire accessible en lecture et écriture ¾ Mémoire volatile interne. ¾ Compose la mémoire centrale et les caches ¾ DRAM (Dynamic RAM) et SRAM (Static RAM) (60 à 5 ns) • Mémoires mortes : ROM (Read Only Memory) ¾ Mémoire accessible en lecture (150 ns) ¾ Mémoire non volatile interne. ¾ une fois l'information enregistrée, celle-ci ne peut pas (ou difficilement) être modifiée. • Mémoires flash : compromis entre les deux types de mémoire ¾ Mémoire accessible en lecture et écriture ¾ Mémoire non volatile. ¾ Temps d’accès plus important que la RAM Architecture des machines 2006-2007 Joëlle Delacroix 6 Les différents types de mémoire Mémoires vives : RAM (Random Access Memory) • DRAM : mémoire dynamique. Peu couteuses, elles composent la mémoire centrale de l’ordinateur. • 1 cellule mémoire mémorise un bit et est constituée par un transistor et un condensateur ) le condensateur se décharge dans le temps. Il convient de recharger chaque cellule périodiquement (1000 fois / s) : le rafraichissement de la mémoire. • Se présente sous la forme de barrette DIMM (Dual Inline Memory Module). • Temps d’accès : 60 ns (DRAM) à 10 ns (SDRAM) Architecture des machines 2006-2007 Joëlle Delacroix 7 Les différents types de mémoire Mémoires vives : RAM (Random Access Memory) • SRAM : mémoire statique. Plus couteuses et encombrantes, elles composent les caches du processeur. • 1 cellule mémoire mémorise un bit et est constituée par 4 à 6 transistors (circuit de type bascule) • Temps d’accès : 10 ns Architecture des machines 2006-2007 Joëlle Delacroix 8 Les différents types de mémoire Contient les informations manipulées couramment par le processeur registre Mémoire DR A M Mémoire ROM Mémoire SR A M Mémoire Morte non volatile (lecture) Contient l’amorce (boot) de l’ordinateur Mémoire Vive, volatile (lecture/écriture) Contient le code et les données des programmes exécutés par le processeur Contient les informations Les plus récemment accédées par le processeur Æ Un sous ensemble de la DRAM Architecture des machines 2006-2007 Joëlle Delacroix 9 B u s Tampon d’entrées/Sorties S e l e c t i o n Processeur Adressage de la mémoire centrale Commandes Adresse Données Cellule mémoire mémorisant 1 bit Architecture des machines 2006-2007 Joëlle Delacroix 10 1 0 0 0 1 1 0 0 0 1 1 1 0 0 1 0 0 1 1 1 0 0 1 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 0 0 1 1 1 0 0 1 0 0 1 1 1 0 0 1 1 1 0 0 1 0 1 0 1 1 0 0 0 1 1 0 0 0 1 1 1 0 0 1 0 1 0 0 0 1 0 0 1 0 1 0 1 0 1 1 0 1 0 0 0 1 1 0 0 0 1 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 0 1 1 0 1 0 1 2 3 4 5 6 7 Bus adresse Bus données Adresses mémoire Mémoire centrale : écriture 0 1 0 0 1 0 Bus de commandes 1- Sélection 2-Bus(données) 3- Ecriture Architecture des machines 2006-2007 Joëlle Delacroix 11 1 0 0 0 1 1 0 0 0 1 1 1 0 0 1 0 0 1 1 1 0 0 1 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 0 0 1 1 1 0 0 1 0 0 1 1 1 0 0 1 1 1 0 0 1 0 1 0 1 1 0 0 0 1 1 0 0 0 1 1 1 0 0 1 0 1 0 0 0 1 0 0 1 0 1 0 1 0 1 1 0 1 0 0 0 1 1 0 0 0 1 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 0 1 1 0 1 0 1 2 3 4 5 6 7 Bus adresse Bus données Adresses mémoire Mémoire centrale : écriture 1- Sélection 2-Bus(données) 3- Ecriture 0 1 0 0 0 0 1 0 0 1 0 0 0 0 0 1 Bus de commandes 0 1 0 0 0 0 1 0 0 1 0 0 0 0 0 1 0 1 0 Architecture des machines 2006-2007 Joëlle Delacroix 12 1 0 0 0 1 1 0 0 0 1 1 1 0 0 1 0 0 1 1 1 0 0 1 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1 1 1 0 0 1 0 1 0 1 1 0 0 0 1 1 0 0 0 1 1 1 0 0 1 0 1 0 0 0 1 0 0 1 0 1 0 1 0 1 1 0 1 0 0 0 1 1 0 0 0 1 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 0 1 1 0 1 0 1 2 3 4 5 6 7 Bus adresse Bus données Adresses mémoire 0 1 0 0 0 0 1 0 0 1 0 0 0 0 0 1 0 1 0 Bus de commandes 1 1- Sélection 2-Bus(données) 3- Ecriture 0 1 0 0 0 0 1 0 0 1 0 0 0 0 0 1 0 1 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 0 1 Mémoire centrale : écriture Architecture des machines 2006-2007 Joëlle Delacroix 13 Les différents types de mémoire Adressage d’une puce mémoire Mémoire RAM (brochage) RAM A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 D0 D1 D2 D3 D4 D5 D6 D7 R W S Vcc Alimentation Adresses Données Read Write Sélection Architecture des machines 2006-2007 Joëlle Delacroix 14 Les différents types de mémoire Adressage d’une puce mémoire Architecture des machines 2006-2007 Joëlle Delacroix 15 Les mémoires de l’ordinateur Le principe de hiérarchie mémoire : les caches Principe de la hiérarchie de mémoire, fonctionnement des caches Hiérarchie Mémoire vitesse cout 6-35 ns 70 - 120 ns Le plus élevé Le moins élevé capacité La plus petite La plus grande SRAM DRAM Bus Local Mémoire centrale Processeur Registres Mémoire Cache Bus La mémoire cache est une mémoire intermédiaire placée entre le processeur et la mémoire centrale dont le temps d'accès est de 4 à 20 fois inférieur à celui de la mémoire centrale. Elle comporte un nombre fini d’entrées ( n mots mémoire) Architecture des machines 2006-2007 Joëlle Delacroix 16 Mémoire Centrale Processeur Registres Mémoire Cache SRAM DRAM Bus Local ? ? info info Mémoire cache : principe La stratégie suivie s'appuie sur le principe de localité 1 2 a b 1. L'info cherchée est-elle dans le cache ? OUI / Succès (a) : ramener l'info dans le processeur NON / Défaut (2) : chercher l'info dans la mémoire centrale 2. L'info est-elle en mémoire centrale ? OUI / Succès (b) : ramener l'info dans le cache , puis dans le processeur (a) NON / Défaut Architecture des machines 2006-2007 Joëlle Delacroix 17 Architecture des machines 2006-2007 Joëlle Delacroix 18 Mémoire cache Principe de localité • Localité temporelle : si une donnée d'adresse A est accédée à un temps t, la probabilité qu'elle soit de nouveau accédée aux temps t+1, t+2 est très forte. ) La donnée est remontée dans le cache pour minimiser les temps d'accès suivants load Im R1 5 loop : add Im R2 3 add Im R1 -1 JMPZ Fin JMP Loop uploads/Litterature/ cours-5-memoirecentrale.pdf