Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

TD1 || Architecture des Ordinateurs Travaux Pratiques N°1 Exercice N°1 : Soit u

TD1 || Architecture des Ordinateurs Travaux Pratiques N°1 Exercice N°1 : Soit une architecture de Van Neumann munie d’un processeur 24 bits (adresse) cadencé à 2.4 GHz. 1. Pour rappel : dessiner cette architecture en précisant l’emplacement des différents bus et des constituants de l’unité centrale. 2. Quelle est la capacité maximum de la mémoire en octets, Ko, Mo et Go ? 3. Calculer le temps d’un cycle de ce processeur. Exercice N°2 : La lecture d’un bloc 3 octets de la mémoire vers le processeur se fait en 4 cycles, le traitement des 3 octets par le processeur prend 9 cycles. En considérant que la mémoire centrale a la capacité maximale et en considérant le traitement parfais, sans aucune perturbations ni aléas du système. 1. Que représente le bloc de 3octets ? 2. Combien de temps faut-il pour traiter toutes les données contenues dans la mémoire ? 3. Soit un autre processeur cadencé à 1.3 GHz qui lit 4 octets en 2 cycles et il les traite en 5 cycles. Combien de temps lui faut-il pour traiter la même quantité de données que le processeur précédent ? Quel est le processeur le plus rapide ? Corrigé Exo 01 : 1. Soit une architecture de Von Neumann munie d’un processeur 24 bits (données) cadencé à 2.4 GHz. . 1. Rappeler ce schéma en Td (Voir cours) ISET Mednine L1TI TD1 || Architecture des Ordinateurs 2. 224 = 16 777 216 o = 16 384 Ko = 16 Mo = 0.016 Go 3. Tcycle = 1/fprocesseur = 1/2 400 000 000 = 4.16 10-10 s = 0.4 ns Rappeler l’horloge, la fréquence qui est l’inverse du et le temps de cycle processeur Dans cette exemple on considère le traitement parfais, sans aucune perturbations ni aléas du système. La lecture d’un bloc 3 octets de la mémoire vers le processeur se fait en 4 cycles (tous les temps inclus), le traitement des 3 octets par le processeur prend 9 cycles. En considérant que la mémoire centrale a la capacité maximale : 1. Le bloc représente le mot mémoire ou le mot adressable. 2. Quantité de blocs à traiter : 16 777 216 o / 3 = 5 592 405 blocs (mot mémoire) Nbre de cycles : 5 592 405 * 4 + 5 592 405 * 9 = 72 701 269 cycles Temps d’exécution : 72 701 269 * 0.4 ns = 29 080 507 ns = 29 ms = 0.029 s 3. Tcycle = 1/fprocesseur = 1/1 300 000 000 = 7.69 10-10 s = 0.769 ns ISET Mednine L1TI TD1 || Architecture des Ordinateurs Quantité de blocs à traiter : 16 777 216 o / 4 = 4 194 304 blocs Nbre de cycles : 4 194 304 * 2 + 4 194 304 * 5 = 29 360 128 cycles Temps d’exécution : 29 360 128 * 0.769 ns = 22 577 938 ns = 22 ms = 0.022 s Le deuxième processeur est plus rapide pour ce traitement. Malgré le fait que le deuxième processeur ait une fréquence plus basse de moitié que le premier, le nombre de cycles par instruction (CPI) et la taille des blocs (la taille de la donnée= le mot mémoire) traitée sont plus importants pour juger de la vitesse d’un ordinateur. Exercice N°3 : Soit une architecture munie d’un processeur cadencé à 2 GHz, une mémoire centrale de 1 Go ayant un temps d’accès de 20 ns, un temps de cycles mémoire de 25 ns et un format de données de 32 bits. Le processeur exécute un programme dans lequel il lit 8 octets en 6 cycles d’horloge et traite ces 8 octets en 10 cycles d’horloge. NB : les 6 cycles de lecture représentent un temps supplémentaire pour organiser la donnée au niveau du processeur. 1. Combien de temps faudra-t-il au processeur pour traiter 1 Go de données ? 2. Combien est le temps d’attente (temps pendant lequel le processeur attend l’arrivée des données) ? 3. Quel est le taux d’attente par rapport au temps total du traitement ? 4. Que conclure de ce résultat ? Comment y remédier ? Corrigé Exo 02 : Rappels : Le temps d’accès : c’est le temps qui s'écoule entre l'instant où a été lancée une opération de  lecture/écriture en mémoire et l'instant où la première information est disponible sur le bus de données. Le temps de cycle mémoire : il représente l'intervalle minimum qui doit séparer deux demandes  successives de lecture ou d'écriture. ƒ Le débit : c’est le nombre maximum d'informations lues ou écrites par seconde. ƒ  Puisque le format de données est de 32 bits et que le processeur doit traiter 8 octets = 64 bits, il lui faudra effectuer deux accès à la mémoire centrale. Donc pour lire 8 octets : 1. Tlecture = Temps d’accés + Temps de cycle + Temps d’accés + 6 Cycles d’horloge o Un cycle d’horloge : Tcycle = 1/fhorloge= 0.5 ns. o donc Tlecture = 20 + 25 + 20 + 6*0.5 = 68 ns (de 8 octets) o Pour traiter ces données (8 octets) il faut : Ttraitement = 10 * 0.5 = 5 ns o donc pour exécuter le programme sur 8 octets (lecture + traitement) il faut : Ttotal = 68 + 5 = 73 ns. o Pour le traitement de 1 Go de données : TGo= ((1*1024*1024*1024)/8)*73 ns 2. Sur chaque 73 ns de traitement, le processeur ne travaille réellement que Université Constantine 2 –Abdelhamid Mehri Faculté des nouvelles technologies Département du Tronc commun Math-Informatique / Licence 1 2015/2016 6*0.5 + 10*0.5 = 8 ns, le reste (45 ns) est le temps d’attente des données, ISET Mednine L1TI TD1 || Architecture des Ordinateurs 3. Le temps d’attente par rapport au temps total : (65/73)*100 = XX% du temps total. 4. Pour améliorer le temps de traitement, il faut soit accélérer la mémoire centrale soit augmenter la capacité de stockage des mémoires caches. ISET Mednine L1TI uploads/Litterature/ td1-correction.pdf