Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

A. BA-RAZZOUK – Systèmes à microprocesseurs – Chapitre III Page 1/40 Chapitre I

A. BA-RAZZOUK – Systèmes à microprocesseurs – Chapitre III Page 1/40 Chapitre III LE MICROCONTRÔLEUR 68HC11 III.1 – Description : C’est un microcontrôleur livré en un seul boîtier qui bénéficie des avantages de la technologie HCMOS, c'est-à-dire une faible consommation de puissance comme la famille CMOS, une grande immunité aux bruits et la grande de commutation (vitesse maximale d’environ 40 MHz). La mémoire interne comprend : - 8 kOctets de mémoire ROM (certaines versions ont 4 kOctets, d’autres ont 12 ou 16 kOctets, les versions 68HC11A1 et 68HC11F1 ne possèdent pas de ROM); - 512 Octets de mémoire EEPROM (certaines versions n’en ont pas); - 256 Octets de mémoire RAM (certaines versions ont 512, le 68HC11F1 intègre 1024 octets de RAM statique); Le 68HC11 opère à une vitesse de BUS de 2 MHz (le 68HC11F1 opère à 4 MHz). 68HC11 EXTAL XTAL Quartz de fréquence 4 fois la fréquence de fonctionnement du µC a) Horloge à base de Quartz Horloge de fréquence 4 fois la fréquence de fonctionnement du µC 68HC11 EXTAL XTAL b) Horloge externe Figure III.1 – Conception d’une horloge pour le microcontrôleur 68HC11 A. BA-RAZZOUK – Systèmes à microprocesseurs – Chapitre III Page 2/40 Ce microcontrôleur intègre en plus des fonctions sophistiquées : - Un convertisseur A/N de 8 canaux d’entrée multiplexés et de 8 bits de précision; - Cinq ports d’entrée/sortie de 8 bits, programmables (le 68HC11F1 en possède sept); - Un système de temporisation 16 bits développé de manière à avoir trois lignes de capture en entrée, cinq lignes de comparaison en sortie et un circuit d’interruption en temps réel; - Un accumulateur d’impulsions qui peut être utilisé pour mesurer une période externe; - Un circuit de surveillance de bon fonctionnement (COP) ou « Watchdog », qui aide à protéger contre les défaillances logicielles; - Un système d’horloge programmable qui génère une initialisation dans le cas d’une perte d’horloge ou lorsque celle-ci est trop lente; - Une interface de communication série asynchrone SCI; - Une interface de périphériques série synchrone (SPI); - Un circuit de détection de code opératoire illégal qui produit une interruption non masquable si un code opératoire illégal est détecté dans le programme. III.2 – Modes de fonctionnement : Le 68HC11 possède deux broches dédiées MODA et MODB qui sélectionnent le mode de fonctionnement. Les modes de fonctionnement de base sont : - Mode Single-Chip (Mode auto-opérationnel) ou Mode 0; - Mode Etendu-multiplexé ou Mode 1; Les modes de fonctionnement spéciaux : - Mode Bootstrap; - Mode Test. La sélection des différents modes se fait conformément à la table de vérité suivante : MODB MODA Mode de fonctionnement 1 0 Single-Chip ou Mono-Chip 1 1 Étendu-Multiplexé 0 0 Spécial Bootstrap 0 1 Spécial Test A. BA-RAZZOUK – Systèmes à microprocesseurs – Chapitre III Page 3/40 III.2.1 – Mode Single chip : Dans ce mode auto-opérationnel, le microcontrôleur fonctionne de manière autonome et n’a pas d’adresses extérieures ni de BUS de données externe. Il exploite au maximum ses propres ressources et périphériques internes. Toutes les manipulations de données et d’adresses sont internes. Ce mode est sélectionné pendant la remise à zéro à l’aide de la combinaison ci-dessus. III.2.2 – Mode étendu multiplexé : Dans ce mode, deux ports d’Entrée/Sortie et deux lignes d’E/S additionnelles deviennent BUS d’adresses, de données et de contrôle (AS et W R/ ) permettant au microcontrôleur d’adresser jusqu’à 64 koctets d’espace mémoire (figure III.2). L’octet de poids fort des adresses sort sur le port B alors que l’octet de poids faible est multiplexé avec le BUS de données et sort sur le port C. Dans ce cas, le bit 6 du port D devient la sortie de contrôle AS qui est utilisée pour démultiplexer l’octet faible d’adresses des données. Le bit 7 du port D contrôle la direction de transfert des données ( W R/ ). Pour la version 68HC11F1, le BUS d’adresses est formé par le port B (A15-A8) et le port F (A7-A0). Le signal W R/ est fourni indépendamment par le 68HC11F1. Pour le BUS de données, il est constitué dans cette version par le port C (D7-D0). Les ports B, C et F fonctionnent aussi en ports d’entrée-sortie ordinaires (ports B et F comme ports de sortie et port C comme entrée/sortie). III.2.3 – Mode Bootstrap : Il s’agit d’un mode Single-Chip spécial, dont le programme de gestion (Firmware) et les vecteurs sont placés dans la ROM de démarrage (Boot ROM). La ROM de démarrage a une taille de 256 octets et est située entre $BF00 et $BFFF. Le programme BOOT- LOADER est situé dans la ROM de démarrage entre $BF40 et $BFFF (192 octets). Le programme de démarrage permet de charger un programme spécial de gestion de 256 Octets dans la RAM interne (ou jusqu’à 1 kOctet dans la version 68HC11F1) et un contrôle est validé après cette lecture pour que le microcontrôleur retrouve le mode single chip. A. BA-RAZZOUK – Systèmes à microprocesseurs – Chapitre III Page 4/40 PB7 PB6 PB5 PB4 PB3 PB2 PB1 PB0 PC7 PC6 PC5 PC4 PC3 PC2 PC1 PC0 (PD6) AS (PD7) R/W E PC7 PC6 PC5 PC4 PC3 PC2 PC1 PC0 LE Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 CE 74HC373 A7 A6 A5 A4 A3 A2 A1 A0 WE D7 D6 D5 D4 D3 D2 D1 D0 A15 A14 A13 A12 A11 A10 A9 A8 68HC11 Figure III.2 – Démultiplexage Adresses/Données avec le circuit MC74HC373 (Versions autres que le 68HC11F1) Dans le mode Bootstrap, le programme situé dans la ROM de démarrage initialise la logique de réception série de façon logicielle, qui permet de programmer la vitesse de transmission et le format du mot de l’interface SCI pour charger le programme spécial de gestion dans la RAM interne. Les bits de contrôle peuvent aussi être programmés de manière à ce que le mode de fonctionnement puisse être changé (à la fin du chargement du programme dans la RAM) du mode Bootstrap au mode étendu multiplexé, afin d’exécuter le programme chargé dans la RAM à partir de l’adresse $0000. A. BA-RAZZOUK – Systèmes à microprocesseurs – Chapitre III Page 5/40 III.2.4 – Mode Test : C’est un mode étendu multiplexé spécial, le vecteur d’initialisation est recherché en mémoire ce qui permet au programme d’être vectorisé vers un programme de test externe. Ce mode est avant tout considéré comme le mode de test global de production au moment de la fabrication. Cependant il peut aussi être utilisé pour programmer des calibrations ou des données personnelles dans l’EEPROM interne ou programmer le registre CONFIG. Durant l’initialisation de ce mode, un bit est configuré pour permettre l’accès aux bits de contrôle de ce mode. Les bits de contrôle peuvent aussi être programmés pour permettre au mode de fonctionnement de passer du mode test au mode single chip. III.3 – Répartition de l’espace mémoire : L’espace mémoire dépend du mode de fonctionnement (figure III.3). $0000 $1000 $B600 $E000 $FFFF ↑ EXT ↓ ↑ EXT ↓ ↑ EXT ↓ ↑ EXT ↓ ↑ EXT ↓ ↑ EXT ↓ 0000 00FF 1000 103F B600 B7FF BF00 BFFF E000 FFFF RAM de 256 Octets Bloc de 64 octets de registres internes EEPROM de 512 Octets ROM de démarrage ROM de 8 kOctets FFC0 FFFF BFC0 BFFF Mode Single-Chip (Mode 0) MODA= 0 MODB= 1 Mode Etendu Multiplexé (Mode 1) MODA= 1 MODB= 1 Mode Spécial Boot MODA= 0 MODB= 0 Mode Spécial Test MODA= 1 MODB= 0 64 Vecteurs d’interruption des modes spéciaux 64 Vecteurs d’interruption des modes normaux (1024 sur la version F1) (96 sur la version F1 : $1000-$105F) Figure III.3 – Répartition de l’espace mémoire du 68HC11 III.3.1 – Mode Single-Chip : Aucune adresse mémoire externe n’est générée. Les emplacements mémoire internes sont indiqués par les aires hachurées. Le contenu de ces aires est montré sur le coté droit de la figure. A. BA-RAZZOUK – Systèmes à microprocesseurs – Chapitre III Page 6/40 III.3.2 – Mode Etendu-Multiplexé : Les emplacements mémoire sont les mêmes que ceux du mode Single-Chip, à l’addition des emplacements désignés EXT; réservés aux mémoires et aux E/S externes. III.3.3 – Mode Bootstrap : Les emplacements sont identiques à ceux du mode single chip, à l’addition des emplacements de la mémoire de démarrage (Boot ROM). III.3.4 – Mode Test : Les emplacements sont les mêmes que ceux du mode étendu multiplexé. Il faut seulement noter les emplacements réservés aux vecteurs d’interruption de ce mode, situés dans l’espace mémoire externe. III.4 – Unité centrale de traitement : C’est une extension de l’unité centrale du microcontrôleur 6801. En plus d’être capable d’exécuter les instructions du 6800 et du 6801, le 68HC11 possède 91 nouveaux codes opératoires. L’unité centrale de traitement du 68HC11 peut être utilisée indépendamment des E/S, mémoires et des périphériques externes et peut être considérée comme un processeur indépendant qui communique avec ses sous-systèmes internes, dans le mode Single-Chip. L’unité centrale de traitement possède sept registres accessibles par l’utilisateur (Figure III.4). L’ordre d’empilement de ces registres dans la pile lors d’une interruption est montré à la figure uploads/Management/ sys-up-chap-iii.pdf