Remerciez-le!

Remerciez @Admin pour avoir partagé cet document gratuitement, de la manière la plus simple, en partageant sur les réseaux sociaux.

1ère GEL Mardi 4 Mai 1999 1-Préambule : • Rappel : Jusqu’à présent nous avons t

1ère GEL Mardi 4 Mai 1999 1-Préambule : • Rappel : Jusqu’à présent nous avons travaillé en logique combinatoire. Dans ce mode de fonctionnement l’état des sorties ( 0 ou 1 ) dépend directement de l’état des variables d’entrées, mais pour résoudre certains problèmes ou l’on tient compte non seulement de l’état des variables d’entrées mais aussi de ce qu’il s’est produit auparavant. On appellera ce mode de fonctionnement des circuits logiques la logique séquentielle. • Généralités : Pour réaliser des systèmes à logique séquentielle ( système devant se souvenir d’états précédents ) on est amené à utiliser des mémoires. Ces mémoires font l’objet de cette étude. Celle-ci sera faite avec des circuits intégrés du type CMOS. 2- ETUDE de la MEMOIRE dite “ BASCULE RS de base ” R = RESET = mise à 0 S = SET = mise à 1 Cette fonction mémoire est définie pour R et pour S = 0 quel que soit le niveau logique de R et de S. Si cette condition n’est pas respectée ( R = S = 1 ) les sorties Q et Qbarre se mettent à des niveaux logiques identiques : la mémoire ne présente plus d’intérêt. 2-1 ETUDE EXPERIMENTALE On se propose d’étudier et d’expérimenter les deux montages suivants : TRAVAIL DE CONSTRUCTION Date: January 15, 1995 Sh Size Document Number A 1 2 3 U1A 4011 SETbarre Q b ar re 1 2 3 U1A 4001 SET RESET 5 6 4 U1B 4001 RESETbarre Q 5 6 4 U1B 4011 1 2 3 U1A 4011 BASCULE RS Composee de deux portes NAND SETbarre LOGIQUE FONCTION DE SET BASCULE RS Composee de deux portes NORs RESET COMBINATOIRE A DETERMINER RESETbarre 5 6 4 U1B 4011 1 2 3 U1A 4001 BASCULE RS Composee de deux portes NAND SET SET FONCTION DE COMBINATOIRE A DETERMINER LOGIQUE 5 6 4 U1B 4001 BASCULE RS Composee de deux portes NORs RESET RESET barre Pour chacun des montages on analysera théoriquement le fonctionnement de la bascule et on reportera les résultats dans les tables de vérité ci-dessous. Nota : On notera les états précédents de la sortie par la désignation Qn-1 ENTREE Set ENTREE Reset SORTIE Q SORTIE Qbarre FONCTION 0 0 0 1 1 0 1 1 TABLE DE VERITE D’UNE BASCULE RS AVEC DEUX PORTES NORs BUTHION René Page N° 1 Lycée Etienne MIMARD ENTREE Set barre ENTREE Reset barre SORTIE Q SORTIE Qbarre FONCTION 0 0 0 1 1 0 1 1 Faire le montage, vérifier et comparer le fonctionnement par rapport à votre étude théorique. Questions : Que constate-t-on lorsqu’on laisse les deux entrées en l’air sur un circuit logique CMOS ?. Faire l’essai sur vos montages en débranchant la liaison entre les interrupteurs et les entrées R et S Proposer alors la modification à apporter sur votre schéma pour avoir un fonctionnement correct avec de simples contacts. 3- ETUDE des MEMOIRES RS à prédominance de R ou de S Il est parfois utile de rendre prédominante une des entrées R ou S afin de lever l’indétermination que l’on obtient en faisant R = S = 1. Les mémoires ainsi réalisées sont : - Soit prioritaire à l’arrêt si R0= S0 = 1 Q = 0 et Qbarre = 1 - Soit prioritaire à la marche si R0 = S0 = 1 Q = 1 et Qbarre = 0 En gardant la structure de base de la mémoire RS, ajouter les portes nécessaires pour réaliser : 3-1 une MEMOIRE prioritaire à l’arrêt. Vérifier expérimentalement. TABLE DE VERITE D’UNE BASCULE RS AVEC DEUX PORTES NANDs D ate: Ja 19 9 Siz e D ocum A S E T ba rre Q 1 2 3 U 1A 4 001 SE T R E SE T 5 6 4 U 1B 4 001 R ES E T ba rre Q ba rre B A S C U LE R S C o S E T ba rre LO G IQ U E F O N C T IO N D E S 0 BA SC U LE R S C o m posee de deu x porte s N O R s R 0 C O M B IN A T O IR E A D E T E R M IN E R R ES E T ba rre B A S C U LE R S C o S E T S 0 F O N C T IO N D E C O M B IN A T O IR E A D E T E R M IN E R LO G IQ U E BA S C U LE R S C o m R ES E T R 0 BUTHION René Page N° 2 Lycée Etienne MIMARD 3-2 une MEMOIRE prioritaire à la marche. Vérifier expérimentalement. D ate: January 1 1995 Size D ocument N u A S ET barre Q 1 2 3 U 1A 4001 SET R ESET 5 6 4 U 1B 4001 R ESET barre Q barre BASC U LE R S C ompose S ET barre LO G IQ U E FO N C T IO N D E S0 BA SC U LE R S C omposee de deux portes N O R s R 0 C O M B IN A T O IR E A D ET ER M IN ER R ESET barre BASC U LE R S C ompose S ET S0 FO N C T IO N D E C O M B IN A T O IR E A D ET ER M IN ER LO G IQ U E BASC U LE R S C ompose R ESET R 0 4 - ETUDE DES BASCULES D. A partir de la documentation constructeur qui vous est donnée dans votre mémotech concernant le circuit intégré CMOS CD 4013. Vérifier le fonctionnement d’une des deux bascules intégrées dans ce circuit. Reporter cette vérification expérimentale dans une table de vérité. Comparer votre table de vérité “expérimentale ” avec celle donné sur le mémotech, corriger l’erreur Que possède en plus la bascule D par rapport à la bascule RS. 4-1 Applications des bascules D a) Registre à décalage. Mise en situation : On placera à l’entrée de la donnée série un niveau logique à transmettre sur les sorties parallèles D0, D1, D2, et D3. Ce signal série sera pris en considération par la première bascule D au front montant du signal HORLOGE ( Attention nous travaillons maintenant en logique séquentielle, il faut donc considérer en plus des niveaux logiques 1 ou 0 les fronts des signaux ( en particulier pour l’horloge ). • Câbler ce schéma à l’aide de deux circuits CD 4013 sur un simulateur ( le signal d’HORLOGE sera pris sur un des deux boutons poussoir à cause des rebonds de contact qui ont lieu sur un interrupteur simple et qui seront mis en évidence ultérieurement ) , la donnée série sera rentrée à l’aide d’un interrupteur. • Expliquer par écrit le fonctionnement de ce montage. BUTHION René Page N° 3 Lycée Etienne MIMARD D D 2 D 1 D 0 E N T R E E D ' U N E D O D 5 Q 1 C L K 3 Q 2 R 4 S 6 U 1 A 4 0 1 3 D 9 Q 1 3 C L K 1 1 Q 1 2 R 1 0 S 8 U 1 B 4 0 1 3 D 5 Q 1 C L K 3 Q 2 R 4 S 6 U 2 A 4 0 1 3 D 9 Q 1 3 C L K 1 1 Q 1 2 R 1 0 S 8 U 2 4 0 1 H O R L O G E D 0 D 1 A P P L I C A T I O N D 2 D 3 U 1 A U 1 B U 2 A U 2 • Compléter le chronogramme ci dessous pour les sorties D0 , D1, D2, et D3. Temps Horloge Temps D0 Temps Donnée Série BUTHION René Page N° 4 Lycée Etienne MIMARD b) Compteur binaire. Temps Temps Temps D1 D2 D3 D a t e : J a n S S i z e D o c u A D 0 D 1 D 2 D H O R L O G E D 5 Q 1 C L K 3 Q 2 R 4 S 6 U 1 A 4 0 1 3 D 9 Q 1 3 C L K 1 1 Q 1 2 R 1 0 S 8 U 1 B 4 0 1 3 D 5 Q 1 C L K 3 Q 2 R 4 S 6 U 2 A 4 0 1 3 D 9 Q C 1 1 Q R 1 0 S 8 A P P L I C A T I O N • Câbler ce schéma à l’aide de deux circuits CD 4013 sur un uploads/Philosophie/ bascule.pdf